FPGA学习笔记【基础概念】

最新推荐文章于 2026-05-02 15:47:16 发布
原创 最新推荐文章于 2026-05-02 15:47:16 发布 · 2.8k 阅读 · 14
标签
#嵌入式 #fpga #fpga/cpld
本文详细介绍了Xilinx FPGA的不同产品系列，如Spartan、Artix、Kintex和Virtex，以及它们的特性。深入解析了Vivado开发工具的使用，从设计流程到资源介绍，涵盖了工程模式、非工程模式、IP集成、约束设置和比特流烧录等内容。

基础概念

Xilinx系FPGA使用vivado全家桶进行开发

性价比/低功耗：Spartan系列，常见Spartan-6、Spartan-7

中端/性价比：Artix系列，常见Artix-6、Artix-7

中高端：Kintex系列，常见Kintex-7

旗舰：Virtex系列，常见Virtex-7

命名规则：以Spartan-7 xc7s15ftgb196-1为例

用途级别 哪一代产品 逻辑单元数 封装类型 RoHS 封装元件号 引脚数 速度等级
xc 7 15 ft g b 196 -1
商业级 第7代 15k个逻辑单元（单位为k） 1mm 6/6 共196引脚 慢速

速度等级如下

-1 -L1 -L2 -2 -3
慢速 慢速低功耗 中等速度低功耗 中等速度 高速

FPGA内部资源简介

常用可编程逻辑器件：

  • CPLD：复杂可编程逻辑器件。基于乘积项的与或逻辑阵列，基于FLASH运行，逻辑写入后会一直保存，掉电不丢失
  • FPGA：现场可编程门阵列。基于查找表的CLB阵列，基于SRAM运行，采用CMOS工艺制造，逻辑写入后需要上电才能保存，掉电丢失

这两种器件都只能编程数字电路，无法在其上建立模拟电路

FPGA的编程数据实际上存储在其中的SRAM里，运行时将数据读出配置好片上硬件资源运行；很多FPGA会配有单独的PROM，在运行时先将PROM读入片内RAM，配置完成后，FPGA开始工作；掉电后FPGA内部逻辑关系清空

FPGA可以反复使用，一块Artix传祖孙三代天天用都不成问题；如果使用外接PROM的方法，FPGA的编程不需要专用的FPGA编程器，只要用通用的PROM编程器编程即可

FPGA内部一般有以下硬件资源：

  • 可编程逻辑单元（Xilinx制造的FPGA中将其称为CLB可编程逻辑块，由多个基本的LUT查找表、REG寄存器、MUX多路选择器组成）
  • 可编程IO单元（用于可编程逻辑与外部引脚的连接）
  • 底层嵌入功能单元（包括但不限于PLL、ADC等数字/模拟电路器件）
  • 嵌入式块RAM（用于存储内部数据和可编程的硬件逻辑）
  • 布线资源（将各个功能模块之间连接起来）
  • 硬核（只有一部分FPGA才会嵌入，一般功能比较专用）

其中CLB是组成FPGA的基本逻辑单元，LUT则是FPGA中逻辑表达式的基础

常用电路结构

FPGA不擅长顺序结构，更擅长并行结构，如果要使用FPGA处理顺序结构的算法，比较常用有限状态机模型（FSM）

有限状态机FSM（Finite State Machine）

有限状态机：在有限个状态之间按一定规律转换的时序电路

在FPGA中经常使用mealy状态机，它由当前输入和当前状态共同决定其输出

状态机内部使用状态寄存器来存储当前状态：状态寄存器由一组触发器组成，用于记忆状态机当前所处的状态，这个状态的改变一般只发生在时钟信号跳变沿

状态是否改变、如何改变都取决于当前输入和当前状态的组合逻辑F（F是当前状态和输入信号的函数）

状态机的输出则由当前输入和当前状态的输出组合逻辑G决定（G也是当前状态和输入信号的函数）

组合逻辑F是状态寄存器的激励，当时钟信号跳变时，组合逻辑被读入状态寄存器，同时当前状态被输出到组合逻辑G

输出只取决于当

最低0.47元/天 解锁文章
Xilinx Bit文件格式详解
whik1194的博客
07-25 7127
文章目录Xilinx Bit文件如何生成Xilinx Bit文件格式参考资料 Xilinx FPGA支持多种程序文件格式，如.bit/.bin/.rbt/.isc，最常用的为.bit格式，一般用于调试时下载到FPGA片内RAM，掉电会丢失，量产时将.bit文件转换为.mcs格式文件，固化到外部Flash内。 比如在一些特定情况下，我们只有一个.bit文件，我们如何获取到以下信息呢？ Bit文件所对应的FPGA芯片信息，如型号，封装等 Bit文件所对应的FPGA工程的顶层设计名称 Bit文件所生成的时间，日
Xilinx FPGA芯片内部时钟和复位信号使用（Spartan-6、Artix-7和Kintex-7）
whik1194的博客
10-20 1595
如果FPGA没有外部时钟源输入，可以通过调用STARTUP原语，来使用FPGA芯片内部的时钟和复位信号，Spartan-6系列是50MHz，Artix-7、Kintex-7等7系列FPGA是65MHz。
FPGA从串模式启动-比特文件加载
weixin_40407893的博客
06-16 4285
1 FPGA从串模式加载及升级设计     FPGA程序加载及升级功能：通过配置FPGA引脚，使得FPGA工作在从串模式下，处理器通过SPI将比特流文件传送给FPGA，用于FPGA从串模式启动。 1.1 硬件连线     处理器与FPGA硬件连接如下。 FPGA硬件配置框图如下。 FPGA从串模式加载时序如下。 相关引脚解释：  M0和M1引脚：用于配置FPGA的工作模式。salve serial 模式或master serial模式；  PROGRAM_B和INIT_B引脚: 从串模式下，作为起
FPGA篇---引脚约束文件
最新发布
在你不想做的时候，正是应该做的时候。
05-02 816
FPGA引脚约束文件核心解析 引脚约束文件（.xdc）是FPGA开发中连接逻辑设计与物理实现的关键纽带，主要实现三大功能： 物理映射 - 将代码中的信号名与芯片具体引脚对应（如LED→W15） 时序定义 - 设定时钟频率（create_clock）、I/O延迟等关键参数 电气规范 - 配置电压标准（LVCMOS33等）和驱动特性
Zynq 开发板FPGA比特流文件下载方式
05-06 700
1. 利用SDK生成的FSBL.elf文件自动加载FPGA比特流配置文件，将比特流文件，FSBL.elf文件和u-boot.elf文件利用SDK工具生成BOOT.BIN文件。2> cat/mnt/design_1_wrapper.bin > /dev/xdevcfg加载FPGA配置文件。1> mount /dev/mmcblk0p1 /mnt 挂载SD卡，SD卡内有比特流文件。大小为4045564bytes转换成十六进制：0x3dbafc。
简谈FPGA比特流结构
voiue的博客
09-06 1993
比特流是一个常用词汇，用于描述包含FPGA完整内部配置状态的文件，包括布线、逻辑资源和IO设置。大多数现代FPGA都是基于SRAM的，包括Xilinx Spartan和Virtex系列。在FPGA上电或随后的FPGA重新配置期间，比特流从外部诸如闪存这样的非易失性存储器中读取，通过FPGA配置控制器的处理，加载到内部的配置SRAM中。在有些情况下，设计者需要很好地了解FPGA比特流的内部结构。
FPGA基本概念及资源整理——FPGA学习笔记＜0＞
qq_32971095的博客
08-10 1612
FPGA基本概念及资源整理
FPGA学习笔记之——信号处理基础概念
苑同学
07-17 4560
目录 1.信号增益与衰减——dB的概念 2.失真与噪声 放大器失真 谐波失真 噪声的定义 固有电平噪声 信噪比的定义 3.信号与噪声的关系 1.信号增益与衰减——dB的概念 分贝（dB）可以用来比较两个信号之间或者两种自然现象之间的幅度或能量的差异。在不同领域dB的定义略有不同，在信号处理领域，dB通常用来表示信号的电压增益和功率增益。 表示电压增益的计...
FPGA学习笔记#1 HLS简介及相关概念
qq_38876396的博客
09-27 2058
简要介绍HLS、制导语句、约束、Verilog、VHDL等基本概念
FPGA/verilog 学习笔记（1）—— FPGA和HDL基础概念
佚失的诗篇
07-18 1187
文章目录一、什么是FPGA1. 电路基本知识2. 可编程逻辑器件PLD3. 什么是FPGA二、什么是HDL（硬件描述语言）1. 数字系统设计流程2. 什么是HDL 一、什么是FPGA 1. 电路基本知识 模拟电路 工作在模拟信号下的电子电路。模拟信号是在时间和数量上的变化都是连续的信号。 数字电路 工作在数字信号下的电子电路。数字信号是在时间和数量上的变化都是“离散”的信号。 最基本的单位是 “门电路” 2. 可编程逻辑器件PLD 早期生产的数字集成电路（比如单片机）的逻辑功能都是固
FPGA bit 文件直接烧录flash
Hello-FPGA
07-09 3325
FPGA比特流（bitstream）是一种用于配置可编程逻辑器件的数据格式，特别是现场可编程门阵列（FPGA）。比特流包含了硬件逻辑电路、路由信息以及芯片上寄存器和存储器（如查找表LUT）的初始值。通常认为比特流具有厂商特定的格式，因此很难反向工程或理解其内部细节。然而，这种观点并不完全正确。比特流文件不仅仅是一串配置FPGA的位数据，它还包含了一些人类可读的信息字段，用来描述这些位数据。实际上，比特流有一种类似汇编语言的指令集，用以描述FPGA的配置过程。从高层次上看，比特流文件类似于一个可执行程序。
Xilinx FPGA——Vivado生成bit文件时需要添加的约束
热门推荐
Alonger1988的博客
11-07 1万+
Vivado设计过程中生成的bit流文件需要通过特定的配置引脚导入到FPGA中。专用配置引脚上的不同电压级别决定了不同的配置模式。不管是哪种配置模式，配置数据都是存储在FPGA中的CMOS锁存器中，每次掉电后数据都会丢失，上电之后重新配置。但是选择一个片外存储器如SPI Flash存储配置数据，并设置相应的配置模式，上电后可以自动配置FPGA。UG470和UG570分别对7系列和UltraScale系列的配置方法做了详细介绍。本文只介绍在Vivado中的设置方法。
vivado xdc时钟约束
think ofu
08-12 5823
XDC是Xilinx Design Constraints的简写，但其基础语法来源于业界统一的约束规范SDC（最早由Synopsys公司提出，故名Synopsys Design Constraints）。所以SDC、XDC跟Vivado Tcl的关系如下图所示。 XDC的基本语法可以分为时钟约束、IO约束以及时序例外约束，对一个设计进行约束的先后顺序也可以按照这三类约束依次进行. 时钟约束 时钟...
【Vivado那些事】简谈FPGA比特流结构
OpenFPGA的博客
08-18 8824
【Vivado那些事】简谈FPGA比特流结构比特流是一个常用词汇，用于描述包含FPGA完整内部配置状态的文件，包括布线、逻辑资源和IO设置。大多数现代FPGA都是基于SRAM的，包括Xil...
[Xilinx FPGA] #6 Xilinx FPGA 芯片选型
Zenor_one的博客
04-27 6436
1.工艺节点 首先不管选择什么厂家的产品，都建议在其主流产品中选择合适的芯片。 以上是目前 Xilinx 主流的也是常用的几个 FPGA 产品系列，这里不谈传说中的后两个系列。Spartan-6 和 7-series 中的 Spartan-7 的定位为满足低成本应用，容量中等，性能仅为满足一般的逻辑设计要求。7-series 其他三个子系列定位也各不相同，Artix-7 和 Kintex-...
关于Vivado的实施过程、SDC和XDC约束支持、Vivado实施子流程、Tcl API支持脚本
cckkppll的博客
03-08 1263
关于Vivado的实施过程、SDC和XDC约束支持、Vivado实施子流程、Tcl API支持脚本
vivado之report
qq_39597489的博客
04-08 3503
目录vivado之reportGUI 输出报告方式：Tcl 命令输出报告：利用率报告 (Report Utilization)时钟利用率 (Clock Utilization)”报告布线状态报告(Report Route Status)噪声报告 (Report Noise)功耗报告 (Report Power)关于一些专业的术语-- 时序分析有关 vivado之report 参考 ug906 第 4 章:查看报告和消息 GUI 输出报告方式： 在gui 的上部选择reports 选项下拉菜单中有好多关于报告
约束文件sdc、xdc
weixin_55054283的博客
03-12 458
设计约束就是定义编译过程中必须满足的要求，只有这样才能保证在板子上工作时功能正确。但不是全部约束在所有过程中都会使用，比如物理约束只用在布局和布线过程中。过度约束和约束不足都会造成问题。原文：https://blog.csdn.net/qq_37363005/article/details/99291988。**标准SDC（Synopsys Design Constraints）**格式已经发展超过了20年，且应用最为广泛。XDC（Xilinx Design Constraints）**文件进行约束。
【FPGA开发】比特文件的压缩
句点的博客
09-16 1930
FPGA比特文件的压缩是常见的处理，文章对其进行了详细介绍。
Vivado生成导出 .rbt文件教程，全网最细手把手教学
qq_41667729的博客
11-18 1849
Vivado生成导出 .rbt文件教程，全网最细手把手教学
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值