AMBA-CHI协议详解（十二）

CHI体系结构是一种可扩展、一致性的集线器接口和片上互联，可由多个组件使用。CHI体系结构允许根据性能、功耗和面积系统要求灵活地进行组件连接拓扑。硬件一致性使系统组件能够共享内存，而无需维护软件缓存以保持一致性。如果两个组件对同一存储器位置的写入可被所有组件以相同的顺序观察到，则存储器区域是一致的。

本章展示了不同事务类型的互连协议流程以及互连hazard条件。

CHI是ACE的进化版。 特点如下： 分层（事务，网络和链接层） 包传输 homenode处理所有事务 支持mesi，moesi，支持snoop directory retry qos 低功耗 错误报告机制 支持trust zone credit机制 支持rem，mte

AMBA CHI专题

工作中常接触并了解到AXI和APB，AHB等协议，用起来感觉也是相似的，但是CHI确实没有什么概念，也比较感兴趣，打算记录一下学习过程。学习AMBA协议簇的其中一个，自己感觉了解这个家族的发展会好一些，所以先找了AMBA协议簇简介来看。 并且贴了一些后面准备去参考学习的链接

ARM学习书籍或者思路总结，以XMIND 为形式，构建思维大厦，蛰伏与积累，下面补充对XMIND的描述

读事务，写事务，原子事务，Stash事务，Dataless事务，DVM事务，Retry事务。

Write Transactions、Atomic transactions、 Stash transactions、 Dataless transactions的等各个事务的事务流。

Write Transactions、Atomic transactions、 Stash transactions、 Dataless transactions的等各个事务的事务流。

CHI协议是如何维护cache的一致性？

一致性集线器接口（CHI）是AXI一致性扩展（ACE）协议的演进。它是Arm提供的高级微控制器总线架构（AMBA）的一部分。AMBA是一种免费可用、全球采用的开放标准，用于SoC中功能块的连接和管理。它有助于一次性正确开发具有大量控制器和外设的多处理器设计。CHI适用于需要一致性的各种应用，包括移动、网络、汽车和数据中心。AMBA CHI旨在维护组件数量和流量不断增长的系统中的性能。本导论介绍了CHI协议的前三个问题，概述了CHI，并深入探讨了几个特性。

CHI架构是一个可伸缩的、连贯的集线器接口和由多个组件使用的片上互连。CHI体系结构允许组件连接的灵活拓扑结构，由性能、功率和区域系统需求驱动。硬件一致性使系统组件能够共享内存，而不需要软件缓存维护来保持一致性。如果两个组件以相同的顺序观察到，则内存区域是一致的。

CHI 旨在实现可扩展性，能够构建小型、中型或大型系统。这些系统使用多个组件，范围从处理器集群、图形处理器和内存控制器，到 I/O 桥、PCI Express（PCIe）子系统和互联本身。

由于SOC一般都包含多级cache，在系统运行时，主存中的数据可能会被加载到一个或多个cache line中。当这些cache line中的数据发生修改后，就会造成其与主存或其它cache line之间数据的不一致。为此，硬件需要对cache line的状态进行维护，以确保这些数据能正确同步一个典型的ARM架构SOC可能包含CPU内部的L1、L2 cache，DSU中的L3 cache和中的SLC cache。

用于决定Slave发送的CompData和DataSepResp的节点，该值可以是HN或原始Requester的NID；用于DCT传输中CompData响应要发给的Requester，该值必须等于原始request的Requester的NID，只应用于Forward typesnoops，在其它snoop requests中无用且必须为0；指示响应数据的发送者，用于Read request的CompData，SnpRespData和SnpRespDataPtl，在其他response响应中无效；

最近花了两周时间学习了cache及cache一致性相关的内容。首先，来描述了什么是cache?为什么会出现cache?cache长什么样子？其次，描述为什么cache的出现会引来缓存一致性问题？缓存一致性问题该如何解决？最后，详细介绍了CHI协议相关内容。

 每个事务由许多不同的packets组成，这些数据包通过互连（interconnect）传输。packets内的一组ID域段用于提供有关包的附加信息。