上下拉电阻运用、选型与OD门上拉电阻阻值计算实例

原创

已于 2022-10-12 22:20:47 修改 · 6.7k 阅读

于 2022-08-18 22:09:31 首次发布

本文详细介绍了上拉电阻和下拉电阻的概念、作用，以及在TTL与COMS电路、OC/OD门电路、单片机驱动、总线协议和复位电路等场景中的应用。选型时需考虑驱动能力、功耗和信号速率等因素，文中通过具体实例展示了如何计算OD门上拉电阻的阻值。

1. 上/下拉电阻定义

在电子元器件间中，并不存在上拉电阻和下拉电阻这两种实体的电阻，之所以这样称呼，原因是根据电阻不同使用的场景来定义，其本质还是电阻。就像去耦电容，耦合电容一样，也是根据其应用场合来取名，其本质还是电容。

上拉电阻（PU）：在某信号（数据、时钟、控制、中断）线上，通过电阻与一个固定的高电平VCC相接，使其电压在空闲状态保持在VCC电平，此时电阻被称为上拉电阻。
下拉电阻（PD）：在某信号线上，通过电阻与一个固定低电平GND相接，使其电压在空闲状态保持GND电平，此时的电阻被称为下拉电阻。

弱拉与强拉：弱与强是一个相对概念，例如使用1K的上拉电阻和使用100K的上拉电阻，前者称为强上拉（电阻越小，离Vcc越近，拉信号的能力越强），强上拉使得信号抬升速度快，提供的负载电流大，后者称之为弱上拉。强下拉/弱下拉与上拉定义相同。

2. 上/下拉电阻运用

（1）当TTL电路去驱动COMS电路时，如果驱动端TTL电路输出的高电平低于负载端COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。
（2）OC集电极开路/OD漏极开路门电路。 OC（Open-Collector）和OD（Open-Drain）门电路不具备输出高电平能力，表现为高阻态，但如果在集电极或者漏极上接一个上拉电阻，则OC/OD门电路具备了输出高、低电平的能力。
（3）单片机在驱动类似LED灯负载时，一般会使用上拉电阻去提高I/O的驱动能力。
（4）在COMS逻辑芯片上，由于内部逻辑门会同时开通和关闭，SSN噪声比较大，为了防止电磁干扰造成损坏，不用的管脚除非特殊申明不能悬空，一般上拉到电源或者下拉到地，产生较低输入阻抗，提供泄荷通路。
（5）电平转换芯片电路中，使用上拉电阻进行电平之间的转换。
（6）用在总线或者协议电路上，如IIC、485、JTAG等。提供各路信号确定电平。
（7）终端匹配。上下拉电阻经常用在高速电路中，进行终端匹配，一般分为并联端接和戴维南端接。
（8）在复位电路中，常见的Chip例如PHY的Rese