2025 年如何优雅地用 VS Code 联合 Vivado 写 Verilog

说明

• 本文目的是配置一个 VS Code 下的 Verilog 环境，以实现在 VS Code 中写代码，在 Vivado 打开 .v 做仿真及综合。

• ！不推荐使用 VS Code 替带掉 Vivado 的默认编辑器！ 在改小 debug 、设置断点和快速浏览的时候，跳转的体验并不好！

• 比老的配置流程简单很多，但任何信息都具有时效性，记得多逛扩展商店。

必装的all in one插件

目前众多教程都是以 Verilog-HDL/SystemVerilog/Bluespec SystemVerilog 这个插件为核心的，安装过程不仅关联问题很多，而且还有下载 Ctags ，配置 Verilog Testbench 插件等一系列障碍。

2025年了，终于有新插件了（其实插件已经上架一年多了）。这里强烈安利 Verilog Hdl Format ，这是一个国人做的 all in one 类型的插件，基本上可以傻瓜式地涵盖所有的需要，可能是因为用户基数的原因，在扩展商店里的序列非常靠后，所以知道的人就更少了。

它功能是我目前看到插件里最全的，我最关心的包括：

• 文件树显示: 树状结构展示各个 Verilog 文件的层次关系
• 语法跳转: 快速跳转到模块定义、引脚定义和变量定义（不用装 CTags ）
• 自动例化代码
• 支持语法检查

完整的功能说明书见这里，一定要读！！！：中文官方说明文档

配置语法检查

1. 配置环境变量，找到 Vivado 安装目录下的 bin ，xvlog（ Vivado 自带的语法工具）就是在 bin 这个目录下，比如我的路径就是
   D:\Xilinx\Vivado\2022.1\bin
2. 把路径添加到环境变量，比如win10可以直接搜索环境变量，然后在path中点编辑->新建->复制第一步的路径->三个确定。

3. 打开插件的管理页面，把 Linting 选项改成 xvlog 就可以使用了

4. 需要注意的是，它的语法检查是静态检查，只有你保存一次 .v 文件后他才会检查错误，而不是像传统那样一旦出错立马标红。

代码格式化插件（可选）

Verilog Hdl Format 代码格式化有很多用户的自定义选项，比如哪里空格，空几格。但是目前我默认设置直接使用会存在一些问题，所以我直接偷懒选择了 SystemVerilog and Verilog Formatter 这个插件。

使用方式非常简单，直接右键选择格式化文档的插件。

配置一个默认的格式化程序，下次就可以用快捷键快速整理格式。

语法高亮插件（可选）

如果感觉 Verilog Hdl Format 的配色不够艳丽，想提高对比度的可以试试这个 Verilog Highlight 。