FPGA入门实验-呼吸灯实现

最新推荐文章于 2024-01-23 15:31:49 发布

原创最新推荐文章于 2024-01-23 15:31:49 发布 · 677 阅读 ·

本内容遵循CC 4.0 BY-SA版权协议

收录于

Verilog&FPGA

代码可运行

本文详细介绍如何使用Verilog语言实现一个简单的呼吸灯效果，通过定时器控制PWM占空比变化，使LED灯呈现出明暗交替的动态效果。核心代码展示了脉冲宽度调制(PWM)的原理和应用在硬件设计中的步骤。

想深耕嵌入式？这个专辑值得收藏

MCU、FPGA、工控、传感器一站式学习，实战项目直接抄

一键订阅

任务目标

实现呼吸灯效果。

实现代码

`timescale 1ns / 1ps

module breathled(
    input sysclk    ,
    input rst_n     ,
    output led
    );
    reg [31:0] cnt_ms;
    reg [31:0] cnt_us;
    reg [31:0] cnt_ns;
    reg cnt_s;
    always@(posedge sysclk)
        if(!rst_n)begin
            cnt_ms <= 32'd0;
            cnt_us <= 32'd0;
            cnt_ns <= 32'd0;
            cnt_s  <= 32'd0;   
        end
        else if(cnt_ms >= 999 && cnt_us >= 999 && cnt_ns >= 124)begin
            cnt_ms <= 32'd0;
            cnt_us <= 32'd0;
            cnt_ns <= 32'd0;
            cnt_s  <= cnt_s + 32'd1;
        end
        else if(cnt_us >= 999 && cnt_ns >= 124)begin
            cnt_ms <= cnt_ms + 32'd1;
            cnt_us <= 32'd0;
            cnt_ns <= 32'd0;
            cnt_s  <= cnt_s;
        end
        else if(cnt_ns >= 124)begin
            cnt_ms <= cnt_ms;
            cnt_us <= cnt_us + 32'd1;
            cnt_ns <= 32'd0;
            cnt_s  <= cnt_s;
        end
        else begin
            cnt_ms <= cnt_ms;
            cnt_us <= cnt_us;
            cnt_ns <= cnt_ns + 32'd1;
            cnt_s  <= cnt_s;    
        end
    assign led = (!cnt_s) ? ((cnt_ms >= cnt_us) ? 1:0) : ((cnt_ms >= cnt_us) ? 0:1);
endmodule