MII,RMII,SMII,GMII,RGMII,SGMII接口定义 和 MDIO接口定义

2022年四五月份上海疫情隔离期间学习笔记

本文深入解析MII、RMII、SGMII等以太网接口的技术特点与选型策略，帮助工程师在工业交换机、智能网关等硬件设计中做出最优选择。通过对比接口参数、成本分析和实战案例，揭示不同场景下的最佳实践，如RMII在智能家居网关中的应用，SGMII在5G小基站的优势等。

上一章节讲到MII接口虽然很灵活，但是有一个缺点是因为它一个端口用的信号线有14根之多，如果一个8端口的交换机要用到112根线，16端口就要用到224根线，到32端口的话就要用到448根线。一般按照这个接口做交换机是不太现实的。所以现代的交换机的制作都会用到其它的一些从MII简化出来的标准，比如RMII、SMII、GMII等。............

ETH_TXCTL 和 ETH_RXCTL 控制信号同样采用 DDR 的方式在一个时钟周期内传输两位控制信号，即上升沿发送/接收数据使能（TX_EN/RX_ DV）信号，下降沿发送/接收使能信号与错误信号的异或值（TX_ERR xor TX_EN、 RX_ERR xor RX_DV）。即简化千兆比特媒体独立接口，数据位宽为4 位，1000Mbps 速率下，时钟频率为 125MHz；即媒体独立接口，数据位宽为 4 位，100Mbps 速率下，时钟频率为 25MHz；

本文对网络接口中的RMII接口进行简述，给出引脚定义以及连接方式，后续还会整理其他形式的网络接口。

1.概述 MII即“媒体独立接口”，也叫“独立于介质的接口”。它是IEEE-802.3定义的以太网行业标准。它包括一个数据接口，以及一个MAC和PHY之间的管理接口。RMII全称为“简化的媒体独立接口”，是IEEE-802.3u标准中除MII接口之外的另一种实现。（此处内容来源于网络） 2.独立于介质的接口（MII） 独立于介质的接口(MII)用于MAC与外接的PHY互联，支持10Mbit/...

MII、RMII、SMII、GMII、RGMII、SGMII的区别

本文深入解析了MII、RMII、GMII、RGMII、SGMII等主流以太网接口标准的技术原理、演进逻辑与选型指南，并详细阐述了MDIO管理协议的工作机制。文章从核心矛盾出发，剖析了各接口如何在性能、引脚复杂度和成本间取得平衡，为硬件设计与驱动开发提供了实用的实战参考。

本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。 MII接口提供了MAC与PHY之间、PHY与STA(Station Management)之间的互联技术，该接口支持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。 提到MII，就有可能涉及到RS，PLS，STA等名词术语，下面讲一下他们之间对应的关系。 所谓RS即Reconciliation

在通信设备中，通常离不开网络接口，本文将重点说明下网络接口中的MAC、PHY、MII以及MII的各种衍生版本。 MAC和PHY的结构 上图中DMA集成在CPU中，但是CPU、MAC、PHY并不是在同一个芯片内，由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积以及模拟/数字混合架构的原因，将MAC集成到SOC而将PHY留在片外，这种结构最常见 MAC **MAC（Media A...

本文主要分析MII/RMII/SMII，以及GMII/RGMII/SGMII接口的信号定义，及相关知识，同时本文也对RJ-45接口进行了总结，分析了在10/100模式下和1000M模式下的设计方法。1. MII接口分析       MII接口提供了MAC与PHY之间、PHY与STA(Station Management)之间的互联技术，该接口支持10Mb/s与100Mb/s的数据传输速率，数据传输的位宽为4位。      提到MII，就有可能涉及到RS，PLS，STA等名词术语，下面讲一下他们之间对应的关系

本篇文章主要是对RGMII & SGMII2种常用的千兆网接口的介绍，以直观的方式对比这两种接口在引脚方面的不同，比较适合帮助初学者建立一个初步的印象，能够快速的了解RGMII和SGMII在接线方面区别。

（精简介质无关接口）是MII（介质无关接口）的简化版本，旨在减少硬件引脚数量并优化设计复杂度，同时支持10Mbps和100Mbps以太网通信。：新型PHY芯片支持RMII与RGMII切换（如10/100/1000Mbps自适应）。：2位，每个时钟周期传输2比特（100Mbps时，2位×50MHz=100Mbps）。：PLC（可编程逻辑控制器）连接工业以太网（如PROFINET RT）。：支持EEE（能效以太网），空闲时进入睡眠模式（功耗<10mW）。：固定50MHz，支持10Mbps和100Mbps速率。

在帧接收期间，如果发生错误，PHY 可能 会短暂地将 CRS_DV 拉低（同时可能置位 RX_ER）以指示错误，然后再恢复为高，直到帧结束。功能: 当 MAC 芯片有数据要通过 TXD[1:0] 发送时，将此信号置为有效（通常高电平）。所有 RMII 信号（TXD[1:0], RXD[1:0], TX_EN, RX_ER, CRS_DV）都在这个 50MHz 时钟的上升沿被采样或驱动。功能: PHY 用此信号向 MAC 指示在接收到的数据流（RXD[1:0]）中检测到了错误（如编码错误、无效符号等）。

本文对网络接口中的SMII接口进行简述，给出引脚定义以及连接方式，后续还会整理其他形式的网络接口。

  一、简介     MII是英文 Medium Independent Interface 的缩写，翻译成中文是“介质独立接口”，该接口一般应用于以太网硬件平台的MAC层和PHY层之间，MII接口的类型有很多，常用的有MII、RMII、SMII、SSMII、SSSMII、GMII、RGMII、SGMII、TBI、RTBI、XGMII、XAUI、XLAUI等。下面对它们进行一一介绍。 二、MII接...

数据位宽4bit（一个时钟周期里上升沿取TX\RX的0-3bit下降沿取TX\RX的4-7bit所以其实还是在一个时钟周期里卖取了8bit数据）（Medium Independent Interface，媒体独立接口）、基本的100Mbps10Mbps接口、16根线。10Mbps是利用10个周期采样一次数据相当于10Mbps=12.5MHz*（8bit/10bit）在MII基础上精简100Mbps/10Mbps接口；10Mbps是利用10个周期采样一次数据相当于10Mbps=50MHz/10*2bit。

虽然RGMII接口中，信号线减半，同时GTX_CLK和RX_CLK还是125MHz，为了达到1000Mbit的传输速率，TXD和RXD信号线上在时钟的上升沿发送GMII接口中的TXD[3:0]/RXD[3:0]，在时钟的下降沿发送GMII接口中TXD[7:4]/RXD[7:4]，并且信号TX_CTL反映了TX_EN和TX_ER的状态，即在GTX_CLK上升沿发送TX_EN，下降沿发送TX_ER。很明显，即该Spec只对TX通道上PHY这一侧的接收特性作了定义，而对TX通道MAC那一侧的发送特性并没有定义。

在100M以太网速率中，MAC层每个时钟采样一次RXD[1:0]上的数据，在10M以太网速率中，MAC层每10个时钟采样一次RXD[1:0]上的数据，此时物理层接收的每个数据会在RXD[1:0]保留10个时钟。CPU,MAC,PHY并不是集成在同一个芯片内，由于PHY包含大量模拟器件，而MAC是典型的数字电路，考虑到芯片面积及模拟/数字混合架构的原因，将MAC集成进CPU，而将PHY留在片外，这种结构是最常见的。以太网卡中数据链路层的芯片一般简称之为MAC控制器，物理层的芯片我们简称之为PHY。