ZedBoard+Vivado(二)——PS + PL实现流水灯

最新推荐文章于 2025-09-09 10:55:28 发布
原创 最新推荐文章于 2025-09-09 10:55:28 发布 · 3.6k 阅读 · 33
本文介绍了如何使用Vivado 2018.2在ZedBoard上实现PS+PL的流水灯设计。通过IP Integrator创建工程，配置ZYNQ7 Processing System和AXI GPIO，然后进行综合、实现和生成Bitstream。最后在SDK中编写应用代码并编程FPGA，观察流水灯效果。

硬件：Zedboard
软件：Vivado2018.2 + Win10

本文参考了http://blog.chinaaet.com/cuter521/p/35978的设计

1 设计

功能：PS + PL流水灯
语言：C
流程：创建工程->IP Integrator->综合、实现、生成Bitstream->SDK
在这里插入图片描述

2 流程

2.1 创建工程

参考ZedBoard+Vivado(一)

2.2 IP Integrator

IP Integrator是一个图形化、模块化的IP核开发工具，利用该工具可以很方便的开发基于现有芯片或开发板的复杂系统。
首先，在IP INTEGRATOR下选择Create Block Design
在这里插入图片描述
在弹出的窗口可以修改Design name，不修改直接OK就行
在这里插入图片描述
这样就进入BLOCK DESIGN界面，点击Diagram工具栏或中间的“＋”号添加IP核

标签
#Zedboard #Vivado
最低0.47元/天 解锁文章
尝试与理解vivado下的zynq7使用流程（通过）Vivado+Zedboard之流水灯例程
iatkotw1998的博客
12-10 6837
第一部分：前言 因为刚拿到zedboard这块板子，所以一直在尝试先跑上一个例程。这篇博客https://blog.csdn.net/weixin_42639919/article/details/81130581的整个流程相当详细，而且在vivado2018.2上尝试后确实是可以正常运行的。但有几个点想补充一下，也是在尝试的过程中碰到的问题。 第二部分：尝试 2.1 vivado2018在...
Zedboard系列教程
qq_37719487的博客
02-03 4956
下面是我学习Zedboard FPGA开发板时的几个程序。这里算是个目录索引页了。 实验一：PL端的基本使用：Verilog实现按键控制LED灯 仿真 评价：本实验通过编写Verilog实现FPGA可编程逻辑，需要锁管脚。 实验二：PS端的基本使用：Hello World程序 评价：本实验在Vivado中搭建一个基本的Zynq平台，再用SDK编写程序，输出Hello world。 实验三：PS+PL端的结合使用：软硬件协同实现流水灯 评价：PS端是Zynq平台；PL端是LED灯，用自带的GPIO I
ZYNQ-实现PL和PS端的协调设计
Vuko_Coding Zone
10-14 2227
目录学习内容开发环境STEP 1：BD设计SDK 学习内容 建立BD工程关联LED和SW进行PS和PL端的协同设计 开发环境 vivado、sdk 开发板：zedboard、PYNQ-Z2 STEP 1：BD设计 和上次的工程类似这里的话不在重复，大家新建BD后进行添加ZYNQ7的ip核，打开后先不要对默认引脚进行修改，由于我们要PS和PL端进行联合使用，所以要用AXI总线进行数据互通，同时添...
zedboard流水灯，基于PS/PL以及axi总线（vivado2019.1）
Engineerno_hair的博客
04-25 5357
vivado基于PS+PL实现流水灯
基于Vivado的嵌入式开发 ——PS+PL实践
weixin_34056162的博客
12-21 1321
基于Vivado的嵌入式开发 ——PS走起 硬件平台：ZedBoard 开发工具：Vivado 2014.2     1、规划 废话不多说，依然是流水灯，这次是采用PS+PL实现。 功能依旧简单，目标是为了学习IP核的添加方式、熟悉嵌入式系统设计界面、熟悉Vivado下ChipScope的使用方法。 1) 项目功能：流水灯 2) 编程语言：C 3) 设计流程：建立工程à添加ARM内核、GPIO I...
vivado中ZYNQ详解(主要用于PS和PL之间的工作衔接)
qq_34341423的博客
03-11 9762
AXI的理解 AXI（Advanced extensible Interface）协议主要描述了Master设备和Slave设备之间的数据传输方式，Master设备和Slave设备之间通过握手信号建立连接。当Slave设备的数据准备好时，会发出和维持VALID信号，表示数据有效；当Master设备准备好接收数据时，会发出READY信号。数据只有在这两个信号都有效时才开始传输。 AXI协议（又称A...
VIVADO+ZYNQ7000入门三，PS与PL的联合开发
malcolm_110的博客
09-02 8832
索引一、目标二、预备知识二、工程实例三、SDK开发四、下载运行 一、目标 熟悉PS的底层硬件控制、熟悉PS与PL联合开发。 二、预备知识 我们从Xilinx的官方文档UG585的第二章可以了解到，PS与PL数据交换主要就是通过AXI总线，此外还有时钟/中断、DMA等控制信号接口。详细的各部分功能框图如下。 UG585的第四章可以看到ZYNQ上ARM核的地址空间分配情况。 第14章可以了解到如何配置、读写EMIO。 二、工程实例 空白工程的创建请参照VIVADO+ZYNQ7000入门一博文。 工程建立好
ZedBoard+Vivado(一)——纯PL实现流水灯
q416524389的博客
11-08 2283
硬件：Zedboard 软件：Vivado2018.2 + Win10 本文参考了http://blog.chinaaet.com/cuter521/p/35946，文章代码有错误，已更正。 1 设计 功能：PL流水灯 语言：verilog 流程：建立工程->代码编辑->功能仿真->综合、实现->生成Bitstream->烧写进板子，观察现象 功
Zedboard Zynq Vivado 流水灯入门实战教程
最新发布
weixin_42561464的博客
09-09 874
Zedboard是一款基于Xilinx Zynq-7000系列SoC的高性能嵌入式开发平台，广泛应用于FPGA开发、嵌入式系统设计以及教学实验。该开发板集成了双核ARM Cortex-A9处理器（PS端）与可编程逻辑（PL端），实现了软硬件协同开发的灵活性与高效性。本章将从硬件组成入手，详细介绍Zedboard的核心组件，包括处理器、DDR3内存、各类外设接口（如UART、SPI、GPIO等）以及JTAG调试接口。
io vivado 怎么查看ps_基于Vivado的嵌入式开发 ——PS+PL实践
weixin_39785723的博客
12-20 523
基于Vivado的嵌入式开发——PS走起硬件平台：ZedBoard开发工具：Vivado 2014.21、规划废话不多说，依然是流水灯，这次是采用PS+PL实现。功能依旧简单，目标是为了学习IP核的添加方式、熟悉嵌入式系统设计界面、熟悉Vivado下ChipScope的使用方法。1)项目功能：流水灯2)编程语言：C3)设计流程：建立工程à添加ARM内核、GPIO IPà综合、实现、烧写à板级...
Zedboard学习（三）：PL下流水灯实验
hongbin_xu的博客
07-05 3936
zynq系列FPGA分为PS部分和PL部分。 PL: 可编程逻辑 (Progarmmable Logic), 就是FPGA部分。 PS: 处理系统 （Processing System) , 就是与FPGA无关的ARM的SOC的部分，实质是直接操作arm9内核的处理器。 这次先是最简单地在PL部分编写一个流水灯实验的代码。 使用的开发环境是vivado 2016.4。1、新建工程，Crea
基于vivado2021.1及vitis完成PL及PS工程搭建调试
风雨无阻
07-14 1万+
0、说明 使用最新版vivado2021.1，结合vitis完成整个工程及烧写调试。 实现如下初步功能： PL端实现LED流水灯 PS端通过裸机串口打印信息 制作BOOT.bin，通过SD及flash固化代码 1、环境 1.1 硬件环境 Xilinx ZYNQ-7000开发板 1.2 软件环境 VM ubuntu 18.04 windows 10 vivada2021.1系列工具 1.3 资源下载准备 Xilinx 下载站点 https://c...
ZYNQ学习笔记（四）：PL与PS数据交互——基于BRAM IP 核的（PS端读写＋PL端读）控制实验
weixin_44852755的博客
11-07 1万+
说起PS、PL数据交互，常见的有IO方式：MIO EMIO GPIO，还有利用BRAM或FIFO等，在上一篇文章ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验咱们学会了如何利用AXI GPIO IP核来实现PS（写）与PL（读）的数据交互，那么这篇文章来学习如何使用BRAM~在前面关于BRAM IP核的基础知识应该说的差不多了，那么我该怎么去写一个模块，能让它读出BRAM 0地址处的32位（4字节）的数据呢？input clk,
Vivado 下 LED 流水灯实验
yishuihanq的博客
05-18 1万+
通过LED流水灯实验，介绍使用vivado软件开发 Xinlinx 黑金 FPGA 开发板（AX7A035 开发板、AX7A100 开发板、AX7A200 开发板）的基本流程，器件选择、设置、代码编写、编译、分配管脚、下载、程序FLASH固化、擦除等；同时也检验板上LED灯是否正常。
PYNQ（zynq） PS端+PL端gpio使用 实现软件驱动按键点led灯
qq_35608277的博客
03-13 7681
PS端和PL端是通过AXI总线 AXI AXI4：（For high-performance memory-mapped requirements）主要面向高性能地址映射通信的需求，是面向地址映射的接口，允许最大256轮的数据突发传输。 AXI4-Lite：（For simple, low-throughput memory-mapped communication）是一个轻量级的地址映射单次传输...
ZedBoard教程PS篇(6):搭建VDMA显示通路，通过VGA输出显示图片
weiwei_fpga的博客
10-13 935
因v_tc产生的时序和vga时序有所不同，所以在顶层需要对hs和vs进行处理，并且输出数据需要使用vid_active_video信号进行使能。在src下重新加入1080p.c图片数据文件和新的hello_world.c文件，hello_world文件为vdma的配置。生成的BOOT.bin文件，将生成的BOOT.bin文件拷贝到SD卡里运行。hello_world文件代码，这里代码参考虚无缥缈vs威武的博客。新建vdma_vga工程，选择刚刚新建的fsbl_bsp。新建的vdma_vga工程。
ZYNQ PS-PL数据交互方式总结（好文）
热门推荐
一个早起的程序员
12-03 2万+
目录 一，中断： 二，IO方式：MIO EMIO GPIO 三，BRAM或FIFO或EMIF 1，通过BRAM实现PL/PS之间交互 2，通过AXI-Stream FIFO完成PS和PL部分的数据交互 3，通过 EMIF 进行 PS 与 PL 间数据交互 四，AXI DMA：PS通过AXI-lite向AXI DMA发送指令，AXI DMA通过HP通路和DDR交换数据，PL通过AXI-S读写DMA的数据。 五，DDR3：通过对AXI HP接口的操作来实现。 六，内部回环串口 七，其它.
FPGA入门————LED流水灯（超详细教程）
weixin_62432906的博客
05-18 8972
FPGA入门————LED流水灯（超详细教程）
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值