如何在verilog仿真中生成fsdb波形?

本文介绍两种在Verilog仿真中生成fsdb波形的方法:一是在verilog测试文件中加入特定语句;二是通过编写do文件实现,无需修改verilog代码,更加灵活。fsdb波形格式由Verdi工具支持,适用于大规模数字仿真。

如何在verilog仿真中生成fsdb波形?

verilog仿真波形有多种格式,其中标准格式为VCD,可以作为跨工具的数据交换格式。但是VCD本身非压缩格式,通常比较大。对于纯数字仿真来说可以有其他的波形文件格式作为替代。比如Synopsys的VPD格式,还有FSDB。fsdb是verdi工具(被synopsys收购)的波形格式。而verdi的易用性收到广大数字工程师的青睐,本文介绍一下如何导出fsdb波形。以vcs+verilog为例,其他工具类似。

方法一:在verilog文件中

在测试文件中(一般是顶层)加入如下语句:

initial begin
     $fsdbDumpfile("xx.fsdb");
     $fsdbDumpvars(0,"top name");
end

其中fsdbDumpvars函数中第一个参数表示导出信号层级的深度,0则表示所有层级。
此外在vcs脚本中需要加入-

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

poena

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值