==转载连接----https://blog.csdn.net/Mculover666/article/details/80650035
----Mculover666
FPGA内部有大量的可编程逻辑功能,使用Verilog HDL实现设计。
FPGA设计的是电路,单片机设计的是程序。单片机只是一个CPU在工作时钟驱动下的执行程序,典型的FPGA原理和结构:三类基本资源:可编程逻辑功能:实现用户功能的基本单元,拍成一个阵列结构,分布整个芯片
可编程内部互联资源
各种长度的连线和可编程连接开关
可编程输入输出IO块
更多参考链接:https://blog.csdn.net/mculover666/article/details/89439334
FPGA学习笔记之数字电路篇—被选召的孩子—https://blog.csdn.net/Archar_Saber/article/details/81606317
**数字电路基础知识(一)------ChuanjieZhu----https://blog.csdn.net/u014485485/article/details/82801293
**建立时间Setup time,Tsu建立时间,在时钟沿到来之前数据稳定不变的时间,如果建立的时间不充足,那么数据将不能在这个时钟上升沿被稳定的打入触发器
Hold time保持时间,时钟沿到来之后数据稳定不变的时间,如果保持时间不满足,那么数据同样不会被稳定的打入触发器
Tco 数据输出延迟—输出响应时间,当时钟有效沿变化后,数据从输入端到输出端的最小时间间隔
触发器输出的响应时间
FPGA 最重要的就是数电的知识
有用的分析文章:FPGA,你为什么这么牛?
很多人觉得FPGA难学,因为他们没总结出数电的尽头是模电
–大话Verilog–Verilog入门(一)-------jkfeng101010-------
https://blog.csdn.net/weixin_42124889/article/details/80973788
verilog入门教程(申缘)-------https://blog.csdn.n

本文介绍了FPGA的基础知识,包括其内部结构、与单片机的区别。强调了FPGA设计涉及数字电路,特别是时钟管理和Verilog HDL的重要性。提供了丰富的学习资源,如Verilog入门教程、时钟资源理解和STM32相关应用。
&spm=1001.2101.3001.5002&articleId=100068122&d=1&t=3&u=fef093c9b1b642e492161bab9084affa)
1万+

被折叠的 条评论
为什么被折叠?



