基于MPSOC FPGA + NIVIDIA ORIN NX 的CoaXPress 采集

原创 已于 2026-08-08 14:13:53 修改 · 198 阅读 · 5 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
GEO检测
于 2026-08-08 14:13:21 首次发布

想深耕嵌入式？这个专辑值得收藏

MCU、FPGA、工控、传感器一站式学习，实战项目直接抄

一键订阅

基于MPSOC FPGA + NIVIDIA ORIN NX 的CoaXPress 采集

  1. 背景说明

客户现有验证平台是基于 XILINX MPSoCs ZU19EG以及集成 NVIDIA ORIN NX 8GB模块的开发平台，计划在该平台验证其CoaXPress 相机图像采集与图像处理。

星测电子在基于自有产品JetKU-CXP1004与标准GenTL GenICam 软件ImgGrab 基础之上，快速为客户进行了验证。

图 1-1 FMC-CXP-4R CoaXPress 2.0子卡 FMC-CXP-4R 4通道CoaXPress FMC子卡-重庆星测电子科技有限责任公司

图 1-2 JetKU-CXP4001 异构AI开发平台 JetKU-CXP1004 嵌入式Jetson CoaXPress AI计算平台-重庆星测电子科技有限责任公司

  1. 硬件准备
  1. ALINX Z19-M MPSOC+ORIN NX 8GB 模组
  2. 星测电子FMC-CXP-4R
  3. 星测电子CXP软件系统
  4. MIKROTRON’s 25CXP+ high‐speed CMOS cameras
  5. Ubuntu22.04
  6. ImgGrab V1.0.3 重庆星测电子科技有限责任公司-下载

  1. 测试步骤

1、做好硬件连接，上电之前，连接好FMC-CXP-4R子卡与相机，连接网线到jetson，与windows 计算机在同一个局域网

2、打开设备电源进入jetson ubuntu 系统，账号alinx，密码root，由于当前系统从SD卡启动，PCIe再开机第一次无法正确识别，需要reboot 软重启一次

3、windows 计算机下载 HelloFPGARuntimeXXX安装包，下载ImgGrab安装包安装，地址 Chongqing Xingce Electronic Technology Co Ltd.-Download 

4、在jetson linux系统中运行DDA-HelloFPGA-Proxy 代理程序，用于简单的网络铜鼓县你

  1. 打开ImgGrab 自动扫描jetson与相机设备，使用有不清楚，请查阅 https://img-grab.com/productinfo/306297.html 手册与 ImgGrab用户手册做参考

  1. 对比说明

相对与MPSOC+NVIDIA ORIN NX，使用纯FPGA+NVIDIA ORIN NX更具性价比，MPSOC需要复杂的PS设置，而ORIN NX 显然已经具备了这个能力，使用MPSOC显得非常冗余和浪费，当然用户如果需要MPSOC PS处理一些其它的实时任务，则令当别论。

星测电子提供完善的CoaXPress 与 Camera Link边缘侧图像采集与AI处理平台，致力于向用书输出广泛兼容、即插即用的软硬件体系。

想深耕嵌入式？这个专辑值得收藏

MCU、FPGA、工控、传感器一站式学习，实战项目直接抄

一键订阅
标签
#fpga开发
Hello-FPGA
关注
YUV422接口串行输入转换为内部并行YUV
郝旭帅电子设计团队的博客
08-14 213
YUV422接口串行输入转换为内部并行YUV
【教程】Agilex 5 SOC FPGA的HPS端如何响应FPGA端中断（一）——GIC控制器介绍
weixin_47841246的博客
08-19 291
Agilex5 SoC FPGA HPS中断响应开发指南 本文详细介绍了基于DE25-Nano开发板的Agilex5 SoC FPGA中HPS端响应FPGA中断的完整流程。系统采用GIC-600中断控制器架构，支持三类中断：核间中断(SGI)、私有外设中断(PPI)和共享外设中断(SPI)。
FPGA RGMII 接收深度剖析：DDIO‑IN、底层原语、PLL 移相方案对比
xklee的博客
08-18 273
本文针对Intel Cyclone系列FPGA中RGMII千兆接收设计的常见问题进行技术解析。文章指出工程师常踩的三大坑点：直接使用negedge寄存器、混淆invert_input_clock参数含义、误用PLL双相时钟模拟DDR采样。通过对比ALTDDIO_IN IP与底层DDIO原语的关系，详解了硬件本质与工程风险，指出直接使用negedge寄存器会导致时序恶化，而PLL双时钟方案虽然可行但时序收敛难度大。文章给出四种实现方案对比，推荐量产项目优先采用ALTDDIO_IN IP方案，并提供了完整的SD
FPGA PCIe P2P 通讯 实现 GPU Direct RDMA
最新发布
08-19 188
GPU Direct RDMA 允许 FPGA绕过 CPU 和系统内存，通过 PCIe 总线直接与 GPU 显存进行数据交换。传统路径: FPGA ──DMA──→ CPU内存 ──cudaMemcpy──→ GPU显存 (2次拷贝)GPU Direct: FPGA ──PCIe DMA──→ GPU显存 (1次拷贝, 零CPU参与)优势数据支撑高性能H100 峰值 7.37 GB/s (达 PCIe 极限 93.5%)，帧率 6600+ fps。
5 HDLBits —— 构建更大的电路
2601_94999377的博客
08-16 217
本文包含两个数字电路设计案例：1) 1000周期计数器：实现0-999同步循环计数，带同步复位功能；2) 4位移位寄存器与递减计数器：支持两种互斥工作模式（串行右移和自减计数）。两个案例均采用Verilog HDL实现，包含详细注释说明电路功能、时序规则和端口定义。计数器设计重点展示循环计数逻辑，而多功能寄存器则演示了优先级控制的双模式切换机制。配套仿真结果验证了设计的正确性，为更复杂数字系统提供基础模块。
4.2 HDLBits —— 时序逻辑电路之计数器
2601_94999377的博客
08-14 185
本文介绍了四个计数器设计案例：1) 4位二进制计数器(0-15循环)，2) 模10计数器(0-9循环)，3) 1-10十进制计数器，4) 带使能的慢速模10计数器。所有设计均采用同步复位机制，使用Verilog HDL实现，核心逻辑包括：时钟边沿触发、复位优先级处理、循环计数控制和使能暂停功能。重点展示了各计数器在复位、正常计数和边界值处理时的状态转换机制，并配有代码实现和仿真波形图。
4.3 HDLBits —— 时序逻辑电路之移位寄存器
2601_94999377的博客
08-14 252
本文介绍了三种移位寄存器的设计实现： 4位右移移位寄存器 支持异步复位、同步置数、右移操作 右移时最高位补0，最低位移出 置数优先级高于移位 100位双向循环移位寄存器 支持同步置数和循环左/右移 循环移位时移出位从另一端补入 通过2位控制信号选择移位方向 64位算术移位寄存器 支持同步置数和可编程移位 可选择左移1/8位或算术右移1/8位 算术右移时高位补符号位 三种设计均采用Verilog HDL实现，严格遵循同步时序逻辑和优先级控制，提供完整的功能验证波形图。
基于FPGA的UDP回环实验（二）----ARP模块
2302_80790488的博客
08-16 231
ARP协议通过请求/应答机制实现IP地址到MAC地址的映射，请求采用广播方式，应答采用单播方式。设计方案包含接收模块(arp_rx.v)、发送模块(arp_tx.v)和CRC校验模块(crc32_d8.v)三部分。
4.4 HDLBits —— 更多时序逻辑电路
2601_94999377的博客
08-15 159
本文介绍了三种经典的元胞自动机模型及其FPGA实现方案：1) 规则90一维元胞自动机采用异或运算实现状态转移，边界补零处理；2) 规则110一维元胞自动机通过组合逻辑实现图灵完备的状态转移；3) 16×16康威生命游戏在环形边界条件下实现二维细胞演化，采用邻居计数和状态转移规则。所有设计均支持并行加载初始状态，每个时钟周期完成一次迭代更新，展示了数字电路实现复杂自组织系统的典型方法。其中规则110具有图灵完备性，生命游戏则能产生丰富的自组织模式，体现了元胞自动机在复杂系统建模中的重要性。
FPGA复位策略深度解析：异步复位、同步释放与设计最佳实践
weixin_49780322的博客
08-19 263
复位设计看似简单，实则关乎整个系统的稳定性和可靠性。异步复位同步释放方案兼顾了复位响应的及时性和释放的同步性，是FPGA设计中最值得掌握的复位方法论。同时，多时钟域下的复位管理、复位网络的扇出优化等细节同样值得重视。希望本文能帮助读者在项目设计中少走弯路，构建更稳健的复位架构。
Xilinx 7 系列 FPGA 高速 LVDS 接收专题：从 IBUFDS、BUFIO、BUFR 到 ISERDESE2
m0_46644103的博客
08-17 30
本文摘要： 本文深入分析Xilinx 7系列FPGA接收高速LVDS图像传感器数据的完整方案。重点探讨了源同步DDR接口架构，包括差分时钟处理（IBUFDS、BUFIO、BUFR）、ISERDESE2解串器配置、区域时钟资源分配策略及关键时序关系。
简易寄存器接口SMMR---iic控制器
qq_26074053的博客
08-14 173
key_debounce.v 和 axis_uart_sender.v 参考。i2c_master_dri.v 参考。
verilog状态机输出方波
qq_26074053的博客
08-15 63
【代码】verilog状态机输出方波。
UVM Driver 与 BFM：从 Transaction 到真实波形的最后一公里
Getting Stronger的博客
08-14 801
/ BFM 写任务// 等待 hready 为高while (!hready);// 可添加若干周期延迟endtask// BFM 读任务while (!hready);endtask经过多个项目的锤炼，我发现验证平台中最能体现架构设计能力的就是 BFM 与 driver 的解耦。一套高度可配置的 BFM，覆盖完整的总线协议，带有随机延迟、错误注入、响应等待等特性。一个极简的 driver，只负责“搬运” transaction，不包含任何时序细节。
FPGA RGMII时序约束解析:彻底讲透Input/Output Delay计算公式与工程避坑
xklee的博客
08-18 453
本文详细解析了FPGA项目中RGMII千兆以太网接口的时序约束方法。针对125MHz DDR双沿采样带来的8ns极短周期挑战，文章从PHY芯片参数、PCB延时出发，推导出RX/TX方向完整的时序计算公式，并给出可直接用于量产项目的SDC约束代码。重点强调了DDR接口必须使用-add_delay参数进行双沿约束，避免隐性时序错误。同时分析了DDIO硬件原语的特性，指出普通寄存器实现DDR采样的弊端，为高速以太网接口设计提供了规范的时序收敛方案。
AI 如何自动通过 PDF 原理图生成管脚映射
Hello-FPGA
08-16 212
本文介绍了一种利用AI技术从PDF原理图自动生成FPGA管脚映射的完整流程。该方法通过四步流水线：文本层提取定位关键信息、高清矢量渲染视觉识读、三层交叉校验（锚点标定、局部放大、工程核对），最终将结果沉淀为结构化Skill知识库，而非一次性表格。实践表明，相比传统人工誊抄（耗时0.5-1天、易出错），AI方案仅需几分钟即可完成400+条目的精确映射，并能发现历史工程中的潜在错误。关键经验包括：将PDF视为图像+文本双通道输入、必须使用锚点管脚标定、输出应为可复用的结构化知识。该方法可推广至各类PDF原理图解
Vivado中高速收发器GTX/GTH的配置与调试实战
weixin_49780322的博客
08-14 216
Xilinx 7系列FPGA中集成了多种速率等级的吉比特收发器（Gigabit Transceiver），其中GTX最高支持12.5Gbps线速率，GTH最高支持13.1Gbps。它们采用Quad分组架构，每个Quad包含4个收发器通道（Channel）和1个共享的QPLL。PMA（物理媒介适配层）：包含高速串行器/解串器（SerDes）、CDR时钟数据恢复电路、预加重/均衡器、OOB信令等模拟电路，负责将并行数据转换为高速串行信号，以及从串行信号中恢复出时钟和数据。PCS（物理编码子层）
FPGA时序收敛实战：从Violation到Clean的完整排查思路
weixin_49780322的博客
08-15 378
时序收敛是一个系统工程，需要从RTL编码、约束设计、综合策略、布局布线四个层面协同优化。核心思路是：先读懂报告找到真因，再用流水线削减逻辑级数，用寄存器复制解决高扇出，最后用物理约束兜底。掌握了这套方法论，面对再复杂的时序问题也能从容应对。如果需要系统学习FPGA，这里有一份整理的FPGA汇总课程资料，包含BD教程、Vivado教程、IP核教程等，涵盖了从入门到进阶的完整学习路径，有需要的朋友可以保存：链接: https://pan.baidu.com/s/1pIFS8GEYu_jH1np4ZLG2Kw。
FPGA学习篇——以太网学习之通过MDIO接口配置物理层PHY芯片实现
weixin_72950851的博客
08-18 166
常用于以太网的网口线有、RJ11 接口（电话线接口）、SC 光纤接口等。
AXI4-Stream协议详解与Vivado自定义IP核封装实战
weixin_49780322的博客
08-17 180
在Vivado中点击，在接口配置中手动将s_axis_*和m_axis_*信号组分别映射为AXI4-Stream Slave和Master接口。确认后点击Package IP完成封装。AXI4-Stream协议以其简洁的握手机制和强大的流控能力，成为FPGA高速数据通路设计的首选接口。掌握了TVALID/TREADY握手、自定义IP封装以及Block Design集成这三板斧，就能高效构建复杂的数据处理流水线。从简单的加法器到复杂的图像处理算法，AXI4-Stream都能提供统一、可扩展的接口方案。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值