本文详细介绍了如何使用特定EDA工具创建Verilog项目，包括工程建立、代码与测试文件添加、代码编写与编译、以及仿真的全过程。适合初学者快速上手。
1、打开软件，进入软件界面如下
2、创建工程
点击左上角File ---->New---->Project 出现如下界面，点击Yes
点击yes后出现如下界面，Project Name和DefaultLibrary Name自己根据需求命名，
Project Location也自定义即可，最后点击OK
最后点击OK生成如下界面
3、添加代码文件与测试文件
点击Creat New File (若已经编写好了代码，即选择Add Existing File)
3.1 添加代码文件
在如下界面填写File Name, 选择Verilog语言（根据需求自己选用语言），最后点击OK
会有文件生成如下图
3.2 继续添加代码测试文件，步骤同添加代码文件一样
最后点击Close
4、 编写测试代码
双击pro_2.v，即可编写代码，
编写代码记得保存
继续点击pro_2_test, 编写测试代码
点击Compile 或下图箭头处进行全编译，
编译通过 显示如下打勾 若错误则是叉
5、仿真
打开界面上的Library 里的Work
选择测试文件t ，选择simulate并点击，得到如下图
右击t文件，选中Add -->To Ware --->All items in region
得到如下界面
设置仿真时间，这里设置10ms
在最下面的命令行窗口输入”run”，或者选中Simulate->Run-All
得到仿真结果
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
