TQ15EG开发板教程：使用AXI GPIO IP核点亮led

原创 已于 2024-05-28 09:47:27 修改 · 562 阅读 · 7 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
GEO检测
收录于
TQ15EG开发板教程

当前文章被收录于：

TQ15EG开发板教程
24 篇文章 11 人学习

TQ15EG开发板教程持续更新

订阅专栏 查看详情
于 2024-01-30 18:35:05 首次发布

本例程使用SD卡启动模式

创建工程模板在hello_world中已经介绍过了，这里直接从配置完zynq ip核开始

点击加号，搜索GPIO，双击添加AXI GPIO IP核

双击 GPIO IP 核进行设置，设置为输出模式，位宽为4，设置完成后点击OK

选中IP核的输出引脚，右键点击Make External引出引脚

选中引脚，修改引脚名称

点击自动布线，点击OK开始布线

右键设计模块生成HDL文件

第一个选项是生成可编辑的HDL文件，第二个选项则不可编辑，这里默认即可

点击Add Sources，添加引脚约束文件

点击Create File新建设计文件，填入设计文件名称，添加完成点击Finish

打开开发板的原理图 “TQ15EG_MPSOC原理图 ” 在工程目录下的file文件夹中，搜索gpio_led，找到led灯连接的端口，从原理图中我们可以看到led所绑定的引脚，以及电压大小

打开引脚约束文件根据原理图添加引脚绑定与约束，pins.xdc文件我也会放在file文件夹中

点击Generate Bitstream 生成bit流文件

Vivado的工程完成了，接下来是创建vitis工程，其步骤也在hello_world中已经介绍过了，下面从创建好hello_world模板开始

修改helloworld中的代码并编译，在工程目录下的file文件夹中我也提供了hello_world.c文件

我们可以在vivado中看到AXI外设的基地址，打开Address Editor窗口，Name列下找到IP核的名称，查看基地址，我们只需要操作其地址就可以给led引脚传输信号

查看15eg的原理图，可以看到当引脚输出高电平时LED灯亮，所以这里的代码是让4个led小灯都亮起

这里我们使用SD卡启动，所以需要生成BOOT.bin文件，右键工程，点击Create BOOT Image

点击Browse...修改BOOT.bin文件的保存路线

vitis会自动帮我们添加fsbl文件和elf文件，我们只需要再添加bit文件就可以了，bit文件在工程目录下的 ***.runs 文件夹，下的impl_1文件夹中，点击Create Image生成BOOT.bit文件

需要拿一个SD卡，把BOOT.bin文件拷贝到其最外层的目录中，把板子插好电压已经和带有BOOT.bit文件的SD卡，把板子启动模式设置为1110，也就是SD卡启动。

打开板子的电源，等待配置，配置后DONE亮起，查看程序运行结果

标签
#单片机 #嵌入式硬件
CTF-Web习题：2019强网杯 UPLOAD
LJW123487的博客
07-22 1840
本题涉及知识点：代码审计、文件上传漏洞、反序列化漏洞
三轴加速度传感器计步算法优化：动态阈值与滤波技术的实践应用
最新发布
cherry的博客
03-12 470
本文深入探讨了三轴加速度传感器计步算法的优化实践，重点分析了动态阈值调整与高效滤波技术如何协同提升计步精度与鲁棒性。通过对比均值滤波的局限，引入向量模长计算、多级自适应阈值以及状态机判决逻辑，并结合代码示例，为嵌入式及移动应用开发者提供了应对复杂运动场景的实用解决方案。
ZYNQ学习笔记（三）：PL与PS数据交互—— UART串口+AXI GPIO控制DDS IP核输出实验
weixin_44852755的博客
10-26 7968
一个月没有继续更新是因为入手了一块新的板子——redpitaya。自上一个实验完成后，在罗德频谱仪上观测信号，发现信号质量不够好，毕竟黑金开发板配套的AN108模块，它的ADDA芯片都是8位的，使我们输出DDS信号的SDRF最多是48，所以信号观测起来体验感很差，而火龙果板拥有支持最高125Mhz,14位的ADDA芯片，能很大程度上提供更精确和稳定的模拟信号输出，所以以后的实验就在这块板子上进行~一、设计需求1.学会利用redpitaya板输出波形。
使用LSTM和Transformer模型进行时序预测源码
时间序列预测源码实例，使用LSTM和Transformer模型进行时序预测，对大气污染等数据进行分析，涉及数据的读取、处理以及模型的训练和预测。
AXI GPIO IP核配置详解
u011565038的博客
05-15 3425
AXI GPIO（AXI General-Purpose Input/Output）设计提供了一个通用的输入/输出接口，该接口连接到一个AXI4-Lite接口。AXI GPIO可以被配置为单通道或双通道设备，每个通道的位宽可以独立配置。
TQ15EG开发板教程：开发板资源介绍
mcupro的专栏
02-03 1706
如下图所示， CMT 的输入可以是 BUFR， IBUFG， BUFG， GT， BUFH，本地布线（不推荐使用），输出需要接到 BUFG 或者。由于一个复杂的 FPGA 系统往往需要多个不同频率，相位的时钟信号。FPGA 的设计中，时钟系统的 FPGA 高速的设计极其重要， 一个低抖动, 低延迟的系统时钟会增加 FPGA 设计的成功率。本实验中为大家演示如果调用 Xilinx 提供的 PLL IP 核来产生不同频率的时钟, 并把其中的一个时钟输出到 FPGA 外部 IO 上, 下面为程序设计的详细步骤。
zynq文档阅读pg144-axi-gpio之AXI GPIO IP核
Never Give Up
03-21 3959
在pg144-axi-gpio(LogiCORE IP Product Guide)中可以看见AXI GPIO提供通用输入输出接口到AXI接口，32位软核，设计与AXI4-Lite接口进行连接。IOP中GPIO是硬核，芯片中已经实现的硬件电路，AXI GPIO是在PL端用逻辑实现的软核。在ug585的1.4.2 PS-PL interfaces中介绍了两种接口，功能接口和配置接口。AXI互联属于功能接口，功能接口又分AXI_ACP，AXI_HP和AXI_GP。在框图中均可以看见，实现了PL和PS间数据传输.
【FPGA】：AXI GPIO IP核
weixin_43778388的博客
06-27 2478
AXI GPIO IP核
TQ15EG开发板教程：自建AXI外设IP核点亮led
mcupro的专栏
01-30 603
打开开发板的原理图 “TQ15EG_MPSOC原理图 ” 在工程目录下的file文件夹中，搜索gpio_led，找到led灯连接的端口，从原理图中我们可以看到led所绑定的引脚，以及电压大小。由于在vivado2023.1版本中，使用自建AXI IP核会导致vitis无法编译成功，所以这里先不添加IP核，右键设计模块，点击Generate Output ...点击borwse...选择bit文件，文件在工程目录下的 ***.runs 文件夹，下的impl_1文件夹中，点击program进行烧录。
TQ15EG开发板教程：使用vivado2023.1建立hello world工程
mcupro的专栏
01-30 2007
双击 IP 对 IP 的各个功能参数进行配置，这个配置必须参考硬件原理图完成，所以 FPGA 或者 SOC 工程师必须 具备一定的硬件分析能力，可以阅读原理图，实现对硬件资料在软件上的定义分配。点击borwse...选择bit文件，文件在工程目录下的 ***.runs 文件夹，下的impl_1文件夹中，点击program进行烧录。输入项目名称和地址，下面那个选项为是否使用项目名称新建一个文件夹，我这里已经建了一个hello_world文件夹，所以不勾选。在vitis中点击Debug，进入调试界面。
ZYNQ-AXI GPIO使用
Vuko_Coding Zone
04-16 4579
学习内容 前面简单学习了关于GPIO的操作，本次将使用PL 端调用 AXI GPIO IP 核， 并通过 AXI4-Lite 接口实现 PS 与 PL 中 AXI GPIO 模块的通信。 开发环境 vivado 18.3 SDK PYNQ-Z2 AXI_GPIO简介 AXI GPIO IP 核为 AXI 接口提供了一个通用的输入/输出接口。 与 PS 端的 GPIO 不同， AXI GPIO 是一个软核（ Soft IP），即 ZYNQ 芯片在出厂时并不存在这样的一个硬件电路， 而是由用户通过配置 PL 端
TQ15EG开发板教程：创建运行petalinux2019.1
mcupro的专栏
03-04 921
首先需要使用与petalinux相同版本的vivado创建工程，与之前不同的是在创建硬件设计时需要勾选上添加bit文件，所以要在生成bit文件之后再创建硬件设计文件。打开装有对应版本的linux系统，设置petalinux的环境变量，在petalinux的安装目录中找到settings.sh，使用下面这条命令设置环境变量。8把工程文件->images->linux 下的BOOT.bin和image.ub拷贝到SD卡中，我也会把这两个文件放到file文件夹中，需要测试的可以自取。修改完成后保存，再次编译。
TQ15EG开发板教程：使用vivado2023.1点亮PL led
mcupro的专栏
01-30 847
打开开发板的原理图 “TQ15EG_MPSOC原理图 ”在工程目录下的file文件夹中，搜索gpio_led，找到led灯，从原理图中我们可以看当引脚输出高电平时LED灯亮。点击Add Sources添加设计文件，这里一个有3个选项，第一个添加引脚约束文件，第二个是添加设置文件，也就是.V文件，第三个是添加仿真文件。选择Bit流文件地址，bit文件在工程目录下的 ***.runs 文件夹，下的impl_1文件夹中，点击program进行烧录。点击Add Sources，添加引脚约束文件。
ZYNQ-Vitis(SDK)裸机开发之（五）PL端AXI GPIO的使用
qq_38584212的博客
04-14 3906
目前网上对于AXI GPIO的详细使用方法介绍的很少，基本都是一个通道一个IO，或者几个IO，统一进行配置，并没有对不同bit的不同操作进行深入的讲解，因此才写了本篇文章，也是希望大家学习过程中少走一些弯路，坑我都替你们踩过了。* 6.该代码实现AXI GPIO读取按键中断输出，然后打开蜂鸣器，按键一次，打开蜂鸣器，再按键一次，关闭蜂鸣器，蜂鸣器：channel1bit0，按键：channel1bit1。连接************************************
TQ15EG开发板教程：在VIVADO2023.1 以及VITIS环境下 检测DDR4
mcupro的专栏
01-30 1141
选择bit流文件的地址，一般在工程目录中的 ***.runs 文件夹，下的impl_1文件夹中。插好板子上的电源，JTAG和UART线，把启动模式设置为JTAG模式0000，开启电源开关。在生成bit流的时候可以打开vitis，首先需要在vivado中导出硬件平台。第一个选项是生成可编辑的HDL文件，第二个选项则不可编辑，这里默认即可。打开串口助手波特率设置为115200，停止位1，数据位8，无校验。烧录成功，板子上的DL7，DL11和DL12都会亮起来。串口配置，设置MIO电压为1.8V，打开两个串口。
ZYNQ笔记（四）：AXI GPIO
2303_76814451的博客
04-10 2863
zynq学习笔记
ZYNQ7000-AXI GPIO详解
热门推荐
徐大康的博客
03-29 1万+
AXI GPIO是ZYNQ的一个IP核，它能够将PS侧的AXI4-Lite接口转成PL侧的IO口，可解决PS侧IO口不够用的问题。本文就AXI GPIO的概念、作用、配置与使用做了详细说明，展示了示例的Vivado工程和AXI GPIO输入、输出与中断配置的代码。
AXI GPIO的使用
asd1147170607的博客
08-21 8494
1 AXI GPIO MIO和EMIO 是直接挂在PS上的GPIO，而AXI_GPIO相当于 GPIO 的 IP 核，该IP核通过AXI总线与PS互联实现了GPIO。 在PS端通过对该IP核的控制寄存器进行读写，即可控制GPIO端口的状态。 AXI GPIO 可以使用两个通道，分别是 GPIO 和 GPIO2。当PS的GPIO端口不够用时，我们可以用这种方法把GPIO挂接在AXI总线上与PS交互，大大拓展了PS可用的GPIO数量。 1.1 PL逻辑部分设计 我们用一个开发板上的按钮控制4个LED灯的
FPGA AXI_GPIO控制LED
qq_74207145的博客
09-04 1546
4、添加串口IO，设置波特率，设置DDR型号，这次的信号需要全部用到，因此不需要删除，并且，我们根据系统框图发现我们用了AQXI传输的中断系统，因此添加中断选项。因为要用到PS端的LED，因此要选上GPIO_MIO，至于为什么是GPIO_MIO，可以去看看系统框图。6、修改AXI_GPIO IP配置，这里主要有两个注意点，第一个是奖这里的GPIO WIDHT 改为1，因为我们只用到了一个PL端的按键，因此，只要使用一个通道的的一个位。PL端按键生成的中断后通过AXI接口发送到PS改变LED的状态。
TQ15EG开发板教程：开发板Vivado硬件设置
mcupro的专栏
02-03 1413
（0）Cas Wirte xx： 这里是设置的12就可以，从上图看出DDR2400，这里要看他支持那些，这里选择常用的12。在 Output Clocks 窗口，如果不是 IOPLL，改成 IOPLL，保持一致，用同样的 PLL。我们按照2400的频率来配置;下面是几个比较重要的时间，然后其实都是在手册里面，然后还是先找到对应的83E，然后找到你要的时间。（2）位宽看你选择的是512x16还是1Gx8，这里我们选择是前者，所以16。第六步,配置PS端的高速外设以太网,usb,dp,sata接口。
FPGA学习笔记（4）——Vivado工程创建LED闪烁
qq_45362336的博客
05-17 1667
本文将从头新建一个Vivado 2018.2工程，使用正点原子的ZYNQ-7020实现LED闪烁的最基本功能。
zynq开发系列5：通过AXI GPIO的中断实现PL端按键控制PS端LED
Never Give Up
03-21 2388
在pg144-axi-gpio(LogiCORE IP Product Guide)中可以看见AXI GPIO提供通用输入输出接口到AXI接口，32位软核，设计与AXI4-Lite接口进行连接。IOP中GPIO是硬核，芯片中已经实现的硬件电路，AXI GPIO是在PL端用逻辑实现的软核。在ug585的1.4.2 PS-PL interfaces中介绍了两种接口，功能接口和配置接口。AXI互联属于功能接口，功能接口又分AXI_ACP，AXI_HP和AXI_GP。在框图中均可以看见，实现了PL和PS间数据传输.
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值