并行IO接口8255

8255A

8255A包含3个带锁存或缓冲的数据端口，可与外设并行进行数据交换。

• 含3个独立的8位并行输入/输出端口，各端口均具有数据的控制和锁存能力，即A端口（通道）、B端口（通道）、C端口（通道）
• 也可联合使用，构成单线、双线或三线联络信号的并行接口，此时，C端口完全服务于A、B端口。
• 可通过编程设置各端口的工作方式和数据传送方向（入/出/双向）。

芯片组成

外设接口

三个端口

• 端口A：PA0～PA7（8位）
  A组，工作方式0、1、2
  常作数据端口，功能最强大。
• 端口B：PB0～PB7（8位）
  B组，工作方式0、1
  常作数据端口
• 端口C：PC0～PC7（8位）
  A组控制高4位PC4～PC7，B组控制低4位PC0～PC3，仅支持工作方式0
  可作数据、状态和控制端口；分两个4位，每位可独立操作

两组端口

A组：

• 端口A（PA0～PA7）
• 端口C的高4位（PC4～PC7）

B组：

• 端口B（PB0～PB7）
• 端口C的低4位（PC0～PC3）

关于C口（★）

1. C端口被分成两个4位端口，两个4位端口只能以方式0工作，可分别选择输入或输出

2. 在控制上，C端口上半部和A端口编为A组，C端口下半部和B端口编为B组

3. 当A和B端口工作在方式1或方式2时，C端口的部分或全部引脚将被用来为A、B端口输出控制信号或输入状态信号。

内部逻辑

三个端口在内部分成两组控制

A组控制电路控制A端口和端口C的上半部分
B组控制电路控制B端口和端口C的下半部分

• 根据CPU的命令字控制8255A的工作方式，每组控制电路从读写控制逻辑接受各种命令，从内部数据总线接受控制字并发出命令到各自相应的端口。
• 根据CPU的命令字对端口C的每一位实现按位置位（1）或复位（0）。

CPU接口

连接系统端的主要引线：

• D0～D7——控制字输入端口
• CS——片选信号
• RD、WR——决定内外部总线上信息传送的方向
• A0、A1——端口寻址
• RESET——复位信号,接系统总线的RESET，使8255A复位