Synopsys VC Formal AEP与SpyGlass的区别

最新推荐文章于 2026-04-30 11:26:21 发布
原创 最新推荐文章于 2026-04-30 11:26:21 发布 · 922 阅读 · 6 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
GEO检测
标签
#嵌入式硬件 #单片机

在芯片设计验证中，SpyGlass（Synopsys）和VC Formal（Synopsys的Formal验证工具，VC Formal AEP可能指其高级应用包）是两种不同验证方法学的工具，它们在目标、技术原理和应用场景上有显著区别。笔者对比区分以下两者的核心差异

1. 验证方法学

分类SpyGlassVC Formal (AEP)
验证类型静态验证（Static Verification）形式验证（Formal Verification）
技术原理基于规则和启发式算法，静态分析RTL代码基于数学逻辑的形式化证明（如模型检查、定理证明）
核心目标检查设计规范性、潜在漏洞和低效代码证明设计是否符合功能规范（无仿真向量依赖）

2. 主要功能对比

功能SpyGlassVC Formal (AEP)
设计规则检查✔️ 检查CDC（跨时钟域）、功耗、可测性等规则❌ 不直接检查设计规则，专注于功能正确性
功能正确性验证❌ 不验证功能逻辑✔️ 通过断言（Assertion）证明设计符合规范
等价性检查❌ 不支持✔️ 验证RTL与门级网表的功能一致性
功耗分析✔️ 提供低功耗设计（UPF）规则检查❌ 不涉及功耗分析
安全漏洞检测✔️ 识别硬件安全威胁（如硬件木马）✔️ 可通过形式化方法验证安全属性

3. 应用阶段与场景

场景SpyGlassVC Formal (AEP)
适用阶段RTL设计早期（Pre-Synthesis）RTL设计后期或综合后（Post-Synthesis）
典型用例- CDC验证
- 低功耗规则检查
- RTL代码规范审查		- 功能属性验证（如状态机、协议合规性）
- 等价性检查（RTL vs Netlist）
- 硬件安全属性证明
输入依赖仅需RTL代码和规则配置需RTL代码+形式化断言（Assertions/SVA）
问题发现能力发现代码风格、结构问题发现深层次功能缺陷（如死锁、边界条件）

在实际项目中，二者通常互补而非替代：

  1. 早期阶段：用SpyGlass快速检查RTL代码质量（如CDC、功耗规则），修复低级错误。
  2. 功能验证阶段：用VC Formal对关键模块（如仲裁器、FIFO、加密模块）进行形式化验证，确保核心逻辑无缺陷。
  3. 综合后：用VC Formal进行网表与RTL的等价性检查（LEC）

Fish6657
关注
vc_formal_ds.pdf
11-19
SoC 设计的复杂性要求快速全面的验证方式，以便加速验证和调试，缩短总进度周期，提高可预测性。VC Formal™ 新一代形式化验证解决方案拥有出色的容量、速度和灵活性，可验证某些最艰巨的 SoC 设计挑战，它包括全面的分析和调试技术，能够在 Verdi® 调试平台中快速地找到根本原因。VC Formal 解决方案始终如一地提供更高的性能和容量，发现更多缺陷，针对更大型设计提供更多证据，并通过与 VCS® 功能验证解决方案的本地集成实现更快的覆盖收敛。
vcformal的用户手册，使用方法和环境建立指导
05-29
vcformal的用户手册，使用方法和环境建立指导
VC Formal实战：如何高效处理SoC设计中的组合环路与多驱动问题
weixin_29219189的博客
02-28 440
本文深入探讨了在SoC芯片验证中，如何高效利用VC Formal工具处理棘手的组合环路与多驱动问题。文章分享了从问题识别、前期检查到实战调试的完整流程，重点介绍了运用Blackbox策略屏蔽干扰、聚焦关键问题的核心方法，旨在帮助验证工程师提升验证效率与设计质量。
使用vc formal分析覆盖率中的dead code
major的博客
06-30 1079
我们主要是在regression starged的阶段，通过RTL和vdb文件，辅助分析代码中的deadcode；6. 等待分析完成，就可以按照verdi中，导出exclude文件的方式，导出el文件了；1. 带覆盖率回归，生成merge.vdb文件，里面包含了当前的覆盖率cover信息；使用VC Formal FCA APP来帮助分析，一般会有如上的几个阶段；3. 启动FCV APP;2. 编写tcl文件;4. 等待编译完成；5. 点击开始分析；
Synopsys SpyGlass工具
最新发布
qq_24941989的博客
04-30 209
Synopsys SpyGlass vY-2026.03是新一代RTL静态验证工具，专注于芯片设计早期的代码质量检测与功能验证。该版本新增AI驱动的根因分析功能，优化了误报率，并强化了与VCS/Verdi等EDA工具的协同调试能力。
VC Formal FPV 启动脚本简单模板
HelloQili的博客
10-14 5892
VC Formal(下简称VCF)工具是Synopsys厂开发的一个用于静态分析验证的商业EDA工具。 VCF有很多种应用模式，比如FRV(Formal Register Verification), FPV(Formal Property Verification), FCA(Formal Coverage Analysis), SEQ(Sequential Equivalence Checking)等等。 本文主要介绍FPV的启动脚本。FPV是基于断言属性的静态检查。相对于动态仿真验证，其优势在于能
形式化验证和功能验证VC Formal-synopsys芯片验证基础篇（六）
Paul 安的博客
11-06 1万+
总共包括synopsys若干讲芯片相关知识。作为自己的记录专题，感兴趣点击链接看完整视频。 芯片验证方法学近十年的发展极大的帮助到了验证工作效率和质量的提升，但是基于传统激励机制的验证始终存在一些不容易克服的困难。近几年越来越多的工程师把眼光投向了形式化验证，对比探讨两种方法学的异同。
如何成为一名高级数字 IC 设计工程师（3-5）工具篇：Synopsys SpyGlass 技术
新芯设计的博客
05-28 3533
本文主要是提供 Synopsys SpyGlass 的一些基本讲解，这是属于数字 IC 设计中代码级验证的工具技术。通过背景、必要性、功能点、工具描述、执行选项、环境结构来熟悉 SpyGlass 工具，协助我们更好的进行数字 IC 开发任务。
VC Formal -- Introduction
H_H_h_h99的博客
10-24 1390
Formal verification is complimentary to simulation-based verification，provides exhaustive analysis to ensure signoff quality verification
Spyglass概述
啦啦啦啦啦
10-18 1万+
进而是全局的设置选项，根据自己的需要进行相关的设置。输入spyglass，不加任何选项，读入文件，将不需要检查的文件设置为stop，设置一个top选项，选择一个目标goal，打开incremental Mode，运行，保存prj文件即可，就可以看到一个软件生成的文件了。每一个目标有做对应的事情，需要执行完上一个目标后同时达到该目标后，才可以进行到下一个阶段，可以看到，每一个目标对应的规则是不同的，因此可能会导致一些问题遗漏，同时可能导致下一个目标的error的由于上一个目标没有完成的遗留问题。
Formal Verification (二) FPV、APPs
热门推荐
Holden_Liu的博客
02-26 1万+
通过上一篇对Formal Verification有了基本的认识；本篇将通过一个简单的例子，感受一下Formal的“魅力”；Formal Tool目前主流的有Synopsys的VC Formal，Cadence的Jaspergold，Mentor的Questa FV以及🔗OneSpin的Verify；本篇使用VC Formal演示，其他工具思路类似。 Assertion 具体assertion的语法不再介绍，可以参考《SystemVerilog Assertions and Functional Cover
IC 工具篇（07-06）SYNOPSYS SPYGLASS 技术
新芯设计的博客
02-25 2967
芯片原厂必学课程 - 第 07 篇章 - IC 工具篇
VC Spyglass CDC(一）CDC与亚稳态、亚稳态电路的分类
Holden_Liu的博客
10-05 8084
CDC与亚稳态 Clock Domain Crossing (CDC): 跨时钟域设计中，信号adat从aclk domain传播到bclk domain；aclk与bclk之间的频率，相位没有固定关系，为asynchronous异步关系的时钟。 Metastability: 当adat在bclk采样点附近变化时，不满足后级flip-flop的setup/hold time，D端无法完成正确的锁存，Q端的输出在较长一段时间内处于不确定的振荡值，出现亚稳态的现象。 亚稳态传播给后级组合逻辑时，其不确定的X态会
formal verification
saberhp的博客
11-21 2916
静态形式验证工具有很多，主要用于模型检查和等价性检查两个方面。S家 vc formal验证平台主要用于模型检查(只有两个应用嵌入了等价性检查功能)，S家formality主要用于等价性检查。本文基于S家 vc formal用户手册整理静态形式验证在DFV中的应用。Note:受软硬件的限制，目前还是推荐在使用formal。soc级的设计规模和复杂度有可能导致验证难以收敛。
Formal Verification FPV
djh85972387的博客
12-14 3545
FPV（Formal Property Verification）是通过断言来check。这里的checker 主要是由assume,assert，cover组成。assume 用来对DUT的输入进行约束，assert 用来对DUT与reference的输出进行check。cover 用来描述自己特别关心的一些场景。FPV 用各种强大的VC引擎证明每个property。如果证明property失败，VC会提供一个反例的波形来让用户分析。
Synopsys 推出的 形式验证工具有哪些及特点
那么菜的博客
04-18 1906
可与 Synopsys 其他工具（如 VCS、Design Compiler、IC Compiler）无缝协作。：基于形式验证的静态签核（Signoff）工具，集成在 SpyGlass 平台中。RTL 早期静态检查（如时钟域交叉 CDC、复位一致性、低功耗验证）。：高级功能形式验证（RTL 级属性验证、数据路径验证、安全验证等）复杂数据路径（如算术逻辑、AI 加速器）的形式验证。不支持属性验证（SVA），仅专注逻辑功能等价性。：针对特定问题的形式验证解决方案（如安全验证）。
VC SPYGLASS——RDC Verification
hzmscut的博客
06-04 1596
电路处理过的，复位释放导致的亚稳态不存在， 主要是reset assertion时刻带来的亚稳态。每个模块的复位信号不一样，信号在跨异步复位域传输就会出现亚稳态的问题。2. 没有声明的soft reset(由reset控制，由dff q输出，经过组合逻辑，输入给其他dff作为reset),建议soft reset 显示定义出来。默认情况下，D-Q的reset传递是disable的，要设置才可以接收到原来的rst的，不设的话是没有reset传递的。1.当复位信号相同时，不存在RDC问题。
VC Spyglass CDC(三） 与Spyglass CDC的区别
Holden_Liu的博客
11-03 1万+
VC Spyglass CDC Synopsys Verification Continuum的静态验证平台VC static platform包含了VC LP，VC formal，VC Spyglass三种静态检查工具。Spyglass原是Atrenta旗下的静态检查工具，占据CDC/RDC sign-off工具的大部分市场份额。后来Synopsys收购了Atrenta，整合Spyglass推出了VC Spyglass。VC Spyglass作为Synopsys推出的期望继承Spyglass的新一代产品，
Synopsys SpyGlass 进行 RTL 功耗估计
yumingqinglong的博客
09-29 2029
通过上述脚本，您可以使用 Synopsys SpyGlass 对纯 RTL 代码和带有 FSDB 波形的 RTL 代码进行功耗估计，并支持将 SDC 文件转换为 SGDC 文件。
VC Formal 支持哪些应用模式
那么菜的博客
04-18 1318
VC Formal 的 LEC 更灵活（支持 RTL-to-RTL），但 Formality 在门级网表 LEC 上更成熟。，针对不同的验证需求进行优化，以提高形式验证的效率和覆盖率。是预定义的验证策略，针对特定场景优化引擎配置，使形式验证更高效。：验证两个设计版本（如 RTL 优化前后、RTL vs. 门级网表）的逻辑等价性。：针对算术逻辑（如乘法器、加法器、浮点单元）的自动形式验证。：结合形式验证与仿真，验证复杂场景（如深状态空间问题）。：验证硬件安全属性（如无非法信息泄漏、权限隔离）。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值