IIC协议读写时序逻辑设计

IIC读写时序逻辑设计

一 iic协议基本时序

IIC是集成电路总线，它是一种串行通信总线，使用多主从
架构，由飞利浦公司在 1980年代为了让主板、嵌入式系统或手 机用以连接低速周边设备而
发展。一般用在小数据量场合使用，传输距离短。

起始位：时钟高电平 ，数据位低电平
停止位：时钟高电平，数据位高电平
数据输出：低电平改变状态（低电平改变数据）（高电平不可以改变数据）
0 ：有效应答 1： 无应答。（从机） 主机发起

二 iic协议连续写时序

时序设计逻辑图：
第一步产生SCL_CLK，baoc并将其右移半个时钟周期，在空闲状态和停止状态，SCL_r都为高