静态时序分析之建立时间setup time和保持时间hold time

1、概念：

建立时间（Tsu：setup time）　　

　　是指在触发器的时钟信号上升沿到来以前，数据稳定不变的时间，如果建立时间不够，数据将不能在这个时钟上升沿被稳定的打入触发器，Tsu就是指这个最小的稳定时间。

保持时间（Th：hold time）　　

　　是指在触发器的时钟信号上升沿到来以后，数据稳定不变的时间，如果保持时间不够，数据同样不能被稳定的打入触发器，Th就是指这个最小的保持时间。

触发器延迟时间（Tco：CLK-to-Q dealy of FF）　

　　触发器输出的响应时间，也就是触发器的输出在clk时钟上升沿到来之后多长的时间内发生变化，也即触发器的输出延时。

组合逻辑延迟时间（Tcb：Combinational logic delay）

　　两个触发器之间的组合逻辑延迟。

2、建立时间分析

在图1中，虚线箭头表示时序路径。数据信号必须在时钟边沿从触发器FF1时钟端到触发器FF2时钟端之前传播到触发器FF2的数据端，以此来可靠地锁存数据。

图2显示了此路径的时序。 时钟边沿到达FF1时会锁存输入到FF1.D的数据。在触发器的CLK-to-Q延迟之后将数据放在触发器输出FF1.Q上。 这称为时序路径的launch event。

该信号以一定的延时，通过组合逻辑输出到触发器FF2的输入