电磁兼容（EMC）：时钟电路EMC设计（一）

目录

1. 谐波叠加效应

2. 分频选择法

3. 整改优点

        时钟电路是产品内部的强辐射源之一，因此在产品设计初期就需要对整个系统的时钟进行EMC设计。本文详细介绍一种系统时钟电路EMC设计方法。

1. 谐波叠加效应

        一个复杂的产品系统会有多个功能模块组成，比如多个显示屏、多个通信模组。也有可能一个PCB板上会有多个时钟信号。虽然在组建系统的时候，会有要求每个单独模块都要满足EMI测试需求，至少3dB裕量以上，有的客户要求更高至5dB。这种情况通常发生在一个系统集成商对各零部件供应商的要求。即使每个零部件都测试合格且满足裕量要求，也还是会存在整个系统测试不合格的情况。这其中的一种可能性就是各零部件内部的时钟信号同频段，产生了谐波叠加效应。比如有3个零部件，3者的时钟信号在接收机的带宽之内并且幅度相等，那么它们在接收机通频带的中心产生的综合影响将比一个信号在测量接收机带宽内大9.54dB。所以之前即使客户要求5dB以上的裕量要求，也不百分百整个系统测试就是合格。解决这种问题的一有效方法便是错开时钟频段，不让有谐波叠加效应。