立创逻辑派FPGA-G1开发板，搭载国产高云GW2A-LV18，融合GD32F303的M4内核。提供入门资料和近百款模块移植案例、步骤清晰的教程帮助初学者更快地掌握FPGA基础知识。

最新推荐文章于 2026-05-28 14:44:56 发布
原创 最新推荐文章于 2026-05-28 14:44:56 发布 · 2.7k 阅读 · 22

简介：立创逻辑派FPGA-G1开发板，搭载国产高云GW2A-LV18，融合GD32F303的M4内核。提供入门资料和近百款模块移植案例、步骤清晰的教程帮助初学者更快地掌握FPGA基础知识。我将针对立创逻辑派FPGA-G1开发板，结合其国产高云GW2A-LV18 FPGA和GD32F303 M4内核的特性，详细阐述一个可靠、高效、可扩展的嵌入式系统开发流程，并给出相应的代码架构和C语言实现。

系统概述

立创逻辑派FPGA-G1开发板是一个强大的混合架构平台，它结合了FPGA的并行处理能力和微控制器的灵活性。这种架构非常适合于需要高性能计算和实时控制的应用场景。我们的系统设计目标是充分利用这两种资源的优势，构建一个模块化、可重用、易于维护和升级的嵌入式系统。

1. 需求分析

在开始代码编写之前，我们需要明确系统的需求。基于FPGA和M4内核的特性，我们假设以下应用场景：

  • 高速数据采集与处理: 通过FPGA采集高速传感器数据（如ADC），并在FPGA内部进行预处理（如滤波、FFT），然后将处理结果传输给M4内核。
  • 实时控制: M4内核负责系统的整体控制，如控制电机、LED显示、与上位机通信等。
  • 用户交互: 通过按键、数码管等进行简单的用户交互。
  • 扩展性: 系统架构应支持未来添加新的模块和功能。

2. 系统架构设计

为了实现上述需求，我将采用分层架构，将系统划分为以下几个层次：

  • 硬件抽象层 (HAL): 提供对硬件资源的抽象接口，如GPIO、ADC、UART、SPI、I2C等。
  • FPGA加速层 (FAL): 提供在FPGA内部实现的加速模块的接口，如高速数据采集和预处理。
  • 服务层 (Services): 提供各种服务，如数据处理、传感器驱动、控制算法、通信协议等。
  • 应用层 (Application): 系统的具体应用逻辑，如数据采集、处理和展示、控制等。

2.1 代码结构

Project_G1/
├── inc/                   # 头文件目录
│   ├── hal/               # 硬件抽象层头文件
│   │   ├── gpio.h
│   │   ├── adc.h
│   │   ├── uart.h
│   │   ├── spi.h
│   │   ├── i2c.h
│   │   ├── timer.h       
│   │   └── ...
│   ├── fal/               # FPGA加速层头文件
│   │   ├── data_acq.h
│   │   ├── processing.h
│   │   └── ...
│   ├── services/          # 服务层头文件
│   │   ├── sensor.h
│   │   ├── control.h
│   │   ├── comm.h
│   │   ├── utils.h
│   │   └── ...
│   └── app/               # 应用层头文件
│       ├── main.h
│       └── ...
├── src/                   # 源文件目录
│   ├── hal/               # 硬件抽象层源文件
│   │   ├── gpio.c
│   │   ├── adc.c
│   │   ├── uart.c
│   │   ├── spi.c
│   │   ├── i2c.c
│   │   ├── timer.c
│   │   └── ...
│   ├── fal/               # FPGA加速层源文件
│   │   ├── data_acq.c
│   │   ├── processing.c
│   │   └── ...
│   ├── services/          # 服务层源文件
│   │   ├── sensor.c
│   │   ├── control.c
│   │   ├── comm.c
│   │   ├── utils.c
│   │   └── ...
│   └── app/               # 应用层源文件
│       ├── main.c
│       └── ...
├── lib/                   # 第三方库
│   └── ...
├── bsp/                   # 板级支持包（BSP），包含GD32的头文件和启动代码
│   ├── gd32f30x/          
│   │    ├── inc/
│   │    └── src/
│   ├── startup/
│   │   └── startup_gd32f30x.s
│   └── system_gd32f30x.c
├── doc/                   # 文档
│   └── ...
├── tools/                 # 工具脚本和配置文件
│    └── ...
├── CMakeLists.txt        # CMake 构建文件
└── .gitignore

3. 技术选型

  • 编程语言: C (为主)
  • 开发工具: GCC，GDB，OpenOCD（GD32），Vivado/Gowin EDA（FPGA）
  • 构建系统: CMake
  • 版本控制: Git

4. 代码实现 ©

以下代码将展示上述架构的实现，包括HAL层、FAL层、服务层和应用层的一些关键模块。

4.1 HAL层 (Hardware Abstraction Layer)

  • hal/gpio.h
#ifndef __GPIO_H__
#define __GPIO_H__

#include <stdint.h>
#include "gd32f30x.h" // 包含GD32的寄存器定义

typedef enum {
   
   
    GPIO_MODE_INPUT,
    GPIO_MODE_OUTPUT,
    GPIO_MODE_AF
} gpio_mode_t;

typedef enum {
   
   
    GPIO_SPEED_50MHZ,
    GPIO_SPEED_2MHZ,
    GPIO_SPEED_10MHZ
} gpio_speed_t;

typedef enum {
   
   
    GPIO_PUPD_NONE,
    GPIO_PUPD_UP,
    GPIO_PUPD_DOWN
} gpio_pupd_t;

typedef enum {
   
   
    GPIO_OUTPUT_PP, //推挽输出
    GPIO_OUTPUT_OD //开漏输出
} gpio_output_t;


typedef struct {
   
   
    uint32_t pin;        // GPIO引脚
    gpio_mode_t mode;    // GPIO模式
    gpio_speed_t speed;   // GPIO速度
    gpio_pupd_t pupd;     // 上下拉模式
	gpio_output_t outType; // 输出类型
} gpio_config_t;



void gpio_init(gpio_config_t *config, uint32_t port);
void gpio_write(uint32_t port, uint32_t pin, uint8_t value);
uint8_t gpio_read(uint32_t port, uint32_t pin);
void gpio_toggle(uint32_t port,uint32_t pin);
#endif
  • hal/gpio.c
#include "hal/gpio.h"

// 定义端口和引脚对应的GPIO寄存器地址 (基于GD32F303)
#define GPIOA_ADDR 0x40010800
#define GPIOB_ADDR 0x40010C00
#define GPIOC_ADDR 0x40011000
#define GPIOD_ADDR 0x40011400
#define GPIOE_ADDR 0x40011800
#define GPIOF_ADDR 0x40011C00
#define GPIOG_ADDR 0x40012000

#define GPIO_CRL_OFFSET 0x00
#define GPIO_CRH_OFFSET 0x04
#define GPIO_IDR_OFFSET 0x08
#define GPIO_ODR_OFFSET 0x0C
#define GPIO_BSRR_OFFSET 0x10
#define GPIO_BRR_OFFSET 0x14
#define GPIO_LCKR_OFFSET 0x18

static void RCC_EnableGPIO(uint32_t port)
{
   
   
    if(port == GPIOA_ADDR) {
   
    RCC_APB2ENR |= RCC_APB2ENR_IOPAEN; }
    else if(port == GPIOB_ADDR) {
   
    RCC_APB2ENR |= RCC_APB2ENR_IOPBEN; }
    else if(port == GPIOC_ADDR) {
   
    RCC_APB2ENR |= RCC_APB2ENR_IOPCEN; }
    else if(port == GPIOD_ADDR) {
   
    RCC_APB2ENR |= RCC_APB2ENR_IOPDEN; }
    else if(port == GPIOE_ADDR) {
   
    RCC_APB2ENR |= RCC_APB2ENR_IOPEEN; }
    else if(port == GPIOF_ADDR) {
   
    RCC_APB2ENR |= RCC_APB2ENR_IOPFEN; }
    else if(port == GPIOG_ADDR) {
   
    RCC_APB2ENR |= RCC_APB2ENR_IOPGEN; }
}


static void GPIO_SetMode(uint32_t port, uint32_t pin, gpio_config_t *config)
{
   
   
    volatile uint32_t *CR = (pin < 8) ? (volatile uint32_t*)(port + GPIO_CRL_OFFSET) : (volatile uint32_t*)(port + GPIO_CRH_OFFSET);
    uint32_t offset = (pin < 8) ? (pin * 4) : ((pin - 8) * 4);
    uint32_t mode = 0;

    if (config->mode == GPIO_MODE_INPUT)
    {
   
   
        mode = (config->pupd == GPIO_PUPD_UP) ? 0x08 : (config->pupd == GPIO_PUPD_DOWN ? 0x04 : 0x00);
        *CR &= ~(0x0f << offset); //清空原来的设置
        *CR |= mode << offset;  //配置输入模式
    }
    else if (config->mode == GPIO_MODE_OUTPUT)
    {
   
   
        
         if(config->outType == GPIO_OUTPUT_PP) {
   
   
                mode = 0x01;
             }
        else{
   
   
            mode = 0x05;
        }
         mode |=  (config->speed == GPIO_SPEED_50MHZ ? 0x03 << 2 : config->speed == GPIO_SPEED_2MHZ ? 0x01 << 2 : 0x02 << 2) ;
        *CR &= ~(0x0f << offset);
        *CR |= mode << offset;  
       
    }
	 else if(config->mode == GPIO_MODE_AF)
	 {
   
   
	  
          if(config->outType == GPIO_OUTPUT_PP) {
   
   
               mode = 0x0a;
标签
#fpga开发 #开源 #物联网 #嵌入式硬件 #stm32
#单片机 #iot
最低0.47元/天 解锁文章
GW2A-LV18PG256C8/I7嵌入式/PLD高云FPGA现场可编程逻辑器件车规GW2A-LV18PG256C高速LVDS接口和丰富的BSRAM内存资源
Shang18098935726的博客
08-20 1819
GW2A-LV18PG256C8/I7开发板基于高云半导体晨熙®家族FPGA，采用55nm工艺，集成20,736个LUT4逻辑单元和828Kbits BSRAM。核心特性包括：支持2Gbit DDR3（1600MT/s）、双千兆网口、LVDS高速接口，适用于高速数据采集、通信协议处理及嵌入式控制。开发板提供丰富外设接口（SD卡、GPIO等）和-40℃~85℃工业级工作温度，支持视频采集、边缘计算、工业网关等多种应用场景，是FPGA开发验证和教学的高性价比平台。
保姆级教程：高云GW2A-LV18PG256C8开发环境搭建与第一个LED控制项目
weixin_30664051的博客
03-23 158
本教程详细介绍了高云GW2A-LV18PG256C8 FPGA开发板的环境搭建与LED控制项目实践。从硬件清单检查、软件工具安装到Verilog代码实现和引脚约束配置，提供一站式入门指导。特别适合FPGA初学者快速掌握GW2A-LV18PG256C8开发流程，并通过LED控制项目理解FPGA基础开发技术。
如何永久保存微信聊天记录：WeChatMsg免费工具完整指南
最新发布
gitblog_09805的博客
05-28 835
你是否曾担心珍贵的微信聊天记录会因为换手机、系统更新或意外删除而永远消失？那些与家人朋友的温馨对话、重要的工作沟通、深夜的情感交流，都值得被永久珍藏。今天，我要为你介绍一款完全免费的本地工具——WeChatMsg，它能帮你轻松实现**微信聊天记录的永久保存和深度分析**，真正让你掌控自己的数字记忆！ ## 为什么你需要关注微信聊天记录的安全？ 在数字化生活中，微信聊天记录不仅是简单的文字交流，
MDK开发篇：基于立创逻辑派FPGA-G1与Cortex-M1软核的按键控制LED实战
weixin_42103128的博客
03-10 85
本文详细介绍了基于立创逻辑派FPGA-G1开发板与高云Cortex-M1软核的完整开发流程。通过Gowin云源软件配置软核系统与GPIO外设，并在Keil MDK环境中编写按键控制LED的C程序，最终实现程序固化与上电自启动。教程涵盖硬件配置、软件开发、在线调试与固化部署全步骤，帮助STM32开发者快速上手FPGA软核开发。
超细笔记⭐PCB六层板学习笔记——立创逻辑派开发板⭐
Darken03的博客
11-26 2163
本文详细介绍了多层PCB板的设计流程与关键要点。主要内容包括：1）原理图分析与电源树建立；2）板框结构导入与模块化布局；3）叠层设计方案选择与阻抗计算；4）布线规则设置与扇孔处理；5）DDR3、HDMI、FPGA等关键模块的布线技巧；6）电源处理与等长控制；7）DRC检查与优化。重点强调了信号完整性、电源完整性和等长布线的重要性，提供了具体的布线策略和参数设置方法，最后展示了完整的PCB设计成果。
嘉立创逻辑派的学习
2301_78082221的博客
06-12 792
摘要： 本文介绍了FPGA开发的基本流程。首先完成软件安装并申请License，新建工程时需正确选择Device型号（GW2A-LV18PBGA256C8/I7）。开发过程包括：创建Verilog文件编写代码、综合（Synthesize）处理报错、I/O绑定（需对照原理图设置管脚和电平）、布局布线（Place&Route）、通过RTL Design Viewer查看电路图，最后使用Programmer下载程序。关键步骤包括工程创建、代码编写与调试、管脚配置、电路综合及程序下载。整个流程为FPGA开发
逻辑派G1 6层高速板学习
qq_40923918的博客
03-18 2222
共20小时。2025.03.08大部分知识点都比较常见，所以重点学部分。选择性观看。
立创逻辑派：基础门电路测试
huaxiu5的博客
11-17 230
效果是同时按下板子上的两个按键，灯才亮。
esp32-c3 立创实战派arduino ide 驱动屏幕和触摸
was_its的博客
06-11 6961
立创·实战派、ESP32-C3、Arduino、LVGL
立创·庐山派K230CanMV开发板的入门学习——GPIO和FPIOA
m0_73738367的博客
08-14 1687
摘要：K230开发板GPIO与FPIOA入门指南 本文详细介绍了立创·庐山派K230CanMV开发板的GPIO和FPIOA功能使用。主要内容包括：1）GPIO基本概念与FPIOA灵活配置原理；2）开发板引脚布局说明，包含40Pin排针和GH1.25接口的复用功能；3）FPIOA配置方法，包括引脚功能设置、查询等API使用；4）machine.Pin模块的GPIO控制方法。通过学习，读者可掌握LED控制和按键检测等基础IO操作，并理解K230特有的FPIOA引脚复用功能实现原理。文中配有详细的引脚功能表和示例
立创·逻辑派FPGA-Z1开发板硬件架构与核心接口详解
weixin_42103128的博客
03-13 125
本文详细解析了立创·逻辑派FPGA-Z1开发板的硬件架构与核心接口。该板卡以国产安路EG4S20BG256 FPGA为核心，逻辑资源丰富，并配备了完善的最小系统。文章重点剖析了其板载资源，特别是标准化的PMOD扩展接口，该接口能便捷连接各类传感器与显示模块，极大地方便了项目原型开发与功能验证，是FPGA初学者入门和工程师快速验证接口方案的理想选择。
逻辑派——立创6层高速PCB设计学习笔记
sanqianranshao的博客
11-07 320
布局先大后小。
【立创开发板】梁山派初体验
Fmix的博客
10-18 7914
立创梁山派下载调试指南
树莓派RP2040开发板自制24通道 逻辑分析仪
weixin_37613240的博客
08-17 3997
逻辑分析仪（Logic Analyzer）是一种分析数字信号逻辑时序的仪器，能够精确捕获和显示多路数字信号，提供信号时序、协议分析等功能。也是嵌入式工程师日常开发中，极为常用的工具之一。1)支持3.1K至100Mhz的采样频率；2)支持24通道输入，通过菊花链最高可支持120通道；3)最高支持32767个采样点；4)支持多种客户端，全平台可用。
PCB 6层板绘制— 立创·逻辑派FPGA开发板
QK_00的博客
11-29 1396
摘要：本文详细介绍了PCB设计的关键流程与技巧。主要内容包括：1）板框导入与快捷键设置；2）模块化布局策略，强调先大后小原则；3）布线重点技巧如交叉传递(Shift+X)和区域捕捉(Shift+Q)；4）电源处理要点，包括电感垂直放置减少干扰；5）层叠设计分析，建议6层板方案；6）阻抗匹配与差分对添加方法；7）扇孔与布线优化技巧；8）等长处理方法；9）DRC检查与优化建议。文章特别强调了电源参考平面的重要性，详细解释了上拉电阻的作用原理及应用场景，为PCB设计提供了全面的技术指导。
立创EDA：(1)AB32VG1开发板画PCB笔记
hwd00001的博客
06-18 1549
我用了4层板，内层1为电源，分割为VBAT和VCC3V3，内层2为地，分割为GND和AGND。在最后底层使用GND覆铜完毕后，还给VBAT打孔到内层1时，忘了给底层的GND重建覆铜，导致短路了。
国产高云系列FPGA纯verilog图像缩放，工程项目解决方案，提供2套Gowin工程源码和技术支持
qq_41667729的博客
11-20 4193
国产高云系列FPGA纯verilog图像缩放，工程项目解决方案，提供2套Gowin工程源码和技术支持
逻辑派FPGA-G1开发板接口详解：USB、下载、存储与显示功能全解析
weixin_42103128的博客
03-15 136
本文详细解析了逻辑派FPGA-G1开发板的各类核心接口功能与使用要点。重点阐述了USB接口的供电安全规范、FPGA与ARM双模下载的切换机制、三种存储器（QSPI Flash、DDR3、TF卡）的差异化用途，以及TFT屏与micro HDMI显示接口的应用场景。旨在帮助开发者全面掌握硬件资源，安全高效地进行项目开发。
6层高速PCB设计，立创-逻辑派FPGA-G1开发板，万字笔记。基于立创EDA高速PCB，FPGA,GW2A-LV18PG256C8/17、GD32F303CBT6学习笔记
d111111111d的博客
10-31 4285
本文详细记录了使用立创EDA专业版设计六层FPGA开发板PCB的全过程，涵盖原理图导入、元件布局、叠层设计、高速信号布线、电源处理等关键环节。作者首先分析了电源树结构，按模块化思路进行元件布局，重点处理了DDR3、HDMI等高速信号的阻抗控制和等长调节。通过合理设置6层板叠层结构（包含两个完整地平面），并严格遵循3W间距原则，确保信号完整性。设计过程中充分考虑了电源载流能力、EMC防护和结构兼容性，最终完成了符合生产规范的Gerber文件输出。文章还分享了立创EDA的使用技巧，如快捷键设置、模块复用等实用功
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

嵌入式程序员小刘

很高兴文章有帮助到你

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值