【Verilog中的条件编译】

最新推荐文章于 2026-02-17 00:37:44 发布

原创

最新推荐文章于 2026-02-17 00:37:44 发布 · 988 阅读

标签

#HDL

收录于

Verilog中的条件编译

1 条件编译
- 1.1 典型用法
1.2 示例

【博客首发于微信公众号《漫谈芯片与编程》，欢迎专注一下，多谢大家】

1 条件编译

Verilog语法之条件编译指令如下，常常搭配`include来使用；

`ifndef
`ifdef
`elsif
`else
`endif

条件编译是根据不同的条件包含或排除代码块。在设计文件中根据条件选择性地将指定部分综合为电路，而未被指定部分则不综合成电路，这可以有效地减少电路面积和提高代码的复用性和灵活性。
这在处理不同平台、调试信息、版本控制等方面非常有用；

1.1 典型用法

1.1.1 防止编译文件重复

在某一个文件开通，为了防止编译文件重复；

`ifndef __XXX__SV
`define __XXX__SV

`endif

1.1.2 公共宏参数

`ifndef __XXX_PARA__SV
`define __XXX_PARA__SV

//----paramter
`define XX_FIFO_DEPTH 32
`defien XX_FIFO_WIDHT 4


`endif

1.1.3 选择宏定义

`ifdef       MCU51
    parameter DATA_DW = 8   ;
`elsif       WINDOW
    parameter DATA_DW = 64  ;
`else
    parameter DATA_DW = 32  ;
`endif

1.1.4 设计宏选择

比如开发一个模块，要求实现功能两个4bit输入的与、或、异或运算，但这三种运算不需要同时满足，也就是说在该模块的某次使用中或被调用中可能是使用或运算，也可能是使用与运算。

1.1.4.1 方案-1：使用MUX选择器

最低0.47元/天解锁文章

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

中古传奇

关注关注

4
点赞
踩
10

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

专栏目录

（16）verilog 条件编译（FPGA不积跬步101）

m0_46498597的博客

06-12

1673

名言：不为失败找借口！ 1 什么是条件编译？一般情况下，Verilog HDL源程序中所有的行都将参加编译。调试中希望只对一部分内容指定编译的条件，这就是“条件编译”。 2 为什么要使用条件编译？在FPGA设计中，可能有的模块是不使用的，但某时候可能需要使用。这种情况下，就可以发挥条件编译的优势。使用建议：条件编译一般在调试中使用，调试结束可以去掉条件编译。 3 条件编译格式是什么？条件格式一： `ifdef 宏名称程序1 `else 程序2 `endif 条件格式二： `if..

参与评论您还未登录，请先登录后发表或查看评论

Verilog的条件编译实现方式——FPGA

2301_78484069的博客

07-18

739

条件编译是FPGA设计中非常重要的一个功能，可以帮助工程师灵活地控制设计的行为，使得设计更加高效、可维护。本文介绍了Verilog中两种实现条件编译的方式：参数化条件编译和宏定义条件编译。在Verilog代码中，使用条件编译可以根据不同的条件选择性地编译代码。在FPGA设计中，这种功能是非常重要的，因为它可以帮助工程师灵活地控制设计的行为，使得设计更加高效、可维护。Verilog中的条件编译分为两种：参数化条件编译和宏定义条件编译。则是指定了一个条件，如果没有定义该条件，则代码块被编译。

Verilog条件编译：FPGA开发的必备技能

ByteJolt的博客

08-06

627

本文通过实例代码的讲解，详细介绍了在FPGA开发中如何使用Verilog中的条件编译技术。而条件编译则是Verilog中的重要技术之一。本文将详细介绍Verilog中条件编译的相关知识，并通过代码实例来讲解。条件编译是指根据特定的宏定义来控制程序的编译过程，从而在不同的情况下生成不同的可执行代码。在Verilog中，条件编译可以通过定义 ‘`define’ 来实现。宏定义是一个文本替换的过程，类似于C/C++中的预处理器。在实际开发中，我们需要根据不同的情况采用不同的编译方式，以达到目标。

Verilog基础语法——条件编译（`ifdef、`elsif、`else、`endif ）

qq_42224089的博客

08-03

9630

本文介绍了Verilog中的条件编译指令ifdef、elsif、else、endif，通过宏定义控制代码的编译选择。

【Verilog】条件编译指令

kissdragan的博客

12-15

2569

一般情况下，C语言中的每一行代码都要参加编译。但有时候出于对程序代码优化的考虑，希望只对其中一部分内容进行编译，此时就需要在程序中加上条件，让编译器只对满足条件的代码进行编译，将不满足条件的代码舍弃，这就是条件编译（conditional compile）。条件编译允许只编译源文件中满足条件的程序段，使生成的目标程序较短，从而减少了内存的开销，并提高程序的效率，可以按不同的条件去编译不同的程序部分，因而产生不同的目标代码文件。这对于程序的移植和调试是很有用的。

Verilog中的条件编译语句 `ifdef、`else、`endif 等

Reborn Lee

05-27

7451

今天在参考大佬的RS232 Receiver的时候，用到了`ifdef指令，我虽知道它是条件编译指令，但是内容已经忘了差不多了，也不敢胡乱猜测。今天趁此机会总结一下：一般情况下，Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译，也就是对一部分内容指定编译的条件，这就是“条件编译”。有时，希望当满足条件时对一组语句进行编译，当条件不...

Verilog初级教程（20）Verilog中的`ifdef 条件编译语句

Reborn Lee

08-02

3万+

条件编译可以通过Verilog的 `ifdef 和 `ifndef 关键字来实现。这些关键字可以出现在设计中的任何地方，并且可以相互嵌套。

verilog条件编译：`ifdef `endif

摸鱼宗宗主的博客

09-16

8556

目的根据工程需要，对所写代码按条件进行编译。代码测试 1.在代码中直接宏定义直接在第一行写上`define INCLUDE_RSTN这个就可以编译对应的代码 `define INCLUDE_RSTN module my_design (input clk, d, `ifdef INCLUDE_RSTN input rstn_1, `else input rstn, `endif output reg q); always

Verilog中条件编译命令`ifdef、`else、`endif详解（用途、用法、仿真）

CLL_caicai的博客

03-21

1万+

条件编译在针对不同EDA工具，选择不同激励、根据选择才执行一些功能等场合非常有用，本文对常见条件编译指令进行介绍：介绍了条件编译指令的用途、具体用法，并在此基础上进行必要仿真，验证了分析的正确性；

【Verilog-语法】 条件编译 `ifdef/`ifndef

liuchj的博客

04-28

1890

唯一值得探讨的一点是，条件编译的FLAG是否必须由`define语句宏定义，可不可以在代码中自己定义？答案是必须要`define来定义，也即条件编译的使用与`define是紧密相关的。比如下面的例子尝试自定义变量在条件编译中使用，但编译工具并不支持，对比可以发现并不认同自己定义的变量。在Verilog项目开发过程中某功能是，一部分代码可能有时候用，有时候不用，为了避免全部编译占用资源，可以使用条件编译语句；其中，`ifdef/`ifndef和`endif之间的`elsif和`else都是可选的。

Verilog语法之条件编译指令`ifdef， `ifndef，`else， `elsif， `endif

热门推荐

孤独的单刀

12-11

4万+

Verilog语法之条件编译`ifdef， `ifndef，`else， `elsif， `endif

Verilog中条件编译命令`ifdef、`else、`endif

bleauchat的博客

07-17

4857

条件编译在针对不同EDA工具，选择不同激励、根据选择才执行一些功能等场合非常有用，本文对常见条件编译指令进行介绍：介绍了条件编译指令的用途、具体用法。 条件编译：显而易见，即只有在条件满足的时候才对这部分代码进行编译，也就是对一部分内容指定了编译的条件：当满足条件时对一组语句进行编译，当条件不满足时则对另外一组语句进行编译。语法规则： // Style #1: Only single `ifdef `ifdef &l...

verilog条件编译

小翁同学

01-15

2959

前言在设计流程中，可能有的模块是不使用的，但某时候可能需要使用。不同代码段的选择就可以使用条件编译。流程使用`define和`ifdef `else `endif语句实现此功能。 `timescale 1ns/1ps `define SIM_USE //定义SIM_USE，如果取消定义，注释此句即可 module xxx ( input i_clk ...

FPGA基础知识23(Verilog中条件编译命令_`ifdef、`else、`endif_用法)

时间的诗

07-20

1万+

来自：https://wenku.baidu.com/view/084ce39427d3240c8547ef2f.html Verilog 中条件编译命令 `ifdef 、 `else 、 `endif 用法一般情况下， Verilog HDL源程序中所有的行都参加编译。但是有时候希望对其中的一部份内容只有在条件满足的时候才进行编译，也就是对一部分内容指定编译的条件，这就是“条件...

Verilog中条件编译`define，`ifdef，`else和`endif的使用

re_call的博客

07-03

2万+

对于`define，`ifdef，`else和`endif首先要注意的是加在字母前面的是一个反向单引号。具体用法和matlab语法比较相似。他们的作用是条件编译。条件编译的意思就是，在编译工程中只编译满足条件的部分，不满足条件的，就意味没有用。 `define 这个关键词的作用是定义一些参数，比如： `define TEST test_u.moulde_a 就把TEST定义为test_u.module_a了，注意TEST和test_u.moulde_a中间只有空格连接，后面没有任何字符。在引用TES

【verilog】Verilog 中的 ifdef 语法指南：Verilog-2001 与 SystemVerilog

sqqwm的专栏

07-15

3926

Verilog 中的 ifdef 语法指南：Verilog-2001 与 SystemVerilog

Verilog条件编译实战：如何用`define和`ifdef优化FPGA资源利用率