通信算法之323：verilog中带参数实体模版

最新推荐文章于 2026-08-21 15:24:14 发布

原创最新推荐文章于 2026-08-21 15:24:14 发布 · 259 阅读

0 ·

本内容遵循CC 4.0 BY-SA版权协议

GEO检测

收录于

FPGA实现通信算法

想深耕嵌入式？这个专辑值得收藏

MCU、FPGA、工控、传感器一站式学习，实战项目直接抄

一键订阅

文章目录

- 一.例化带参数模块
- 二.带参实体

一.例化带参数模块

提示：参考模版

    che_h
    #(
        .ANT_NUM (16),         //CHE
        .IQ_WIDTH (32),        //IQ data width 
        .AGC_WIDTH (8)         //AGC factor width
    )
    u_che_h(
        .clk  ( clk )  ,  
        .rst  ( rst)  ,   
        。。。。
      ）;

二.带参实体

提示：参考模版

module che_h #(
   parameter ANT_NUM		       = 16,                    //CHE
   parameter IQ_WIDTH              = 32,                    //IQ data width 
   parameter AGC_WIDTH             = 8                      //AGC factor width                                   
)                                                                       
(                                    
    input                          clk,
    input                          rst,                                         
    //。。。。。。。。。。。。。。。。。。                            
    output reg                     freq_ofst_wen,
    output reg   [15:0]            freq_ofst_wdata   
    );