zynq7020 最小ps环境速通

最新推荐文章于 2026-07-28 13:37:32 发布
原创 最新推荐文章于 2026-07-28 13:37:32 发布 · 501 阅读 · 5

1 简介

环境: 硬件 野火 zynq 皓月 xc7z020clg400-1
软件: vivado2020.2 vitis2020.2 petalinux2020.2

  • 搭建 ps 的最小环境,
  • 跑裸机 helloworld 测试 uart 和 ddr,
  • 跑 linux 系统.

2 ps 环境搭建

2.1 uart

在这里插入图片描述

2.1 ddr

在这里插入图片描述

2.1 删除 pl 接口,包括 pl 时钟,pl 时钟复位,axi_m.

具体略 参考野火的文档.

在这里插入图片描述

3 vitis 跑 hellowlord

具体略 参考正点原子 vitis2020 的文档

标签
#zynq
最低0.47元/天 解锁文章
PCB项目：ZYNQ7020最小系统板（已量产验证）
12-08
本项目最小系统板，参照正点原子ZYNQ7020核心板设计，相关参数与正点原子PCB一致。 文件夹内容：AD PCB及原理图源文件，soliwork3D建模源文件，数据手册。 主控：ZYNQ7020-CLG400 外形尺寸: 57.5mm * 45mm 工作电压: 5V 工作电流: 58mA ~ 530mA @ 5V PCB层数: 10层 DDR3:1GB(512MB*2   PS) EMMC:8GB(PL) QSPI FLASH: 32MB（PS） 板载：type-c USB 串口(PS 可以用来供电),TF卡座(PS)，BOOT选择开关，复位按键(PS)，一个PS LED, 一个PL LED，JTAG下载接口(1 *6)，3710 2*50P母座
ZYNQ7020最小系统搭建PS端配置
weixin_51508867的博客
02-04 1750
4.如果不包含PL端则取消勾选。13.打开串口调试助手。10.打开Vitis。
ZYNQ自带ARM核处理器的FPGA芯片烧写及最小系统搭建，bit文件烧写
meimei1230的专栏
08-09 7108
ZYNQ自带ARM核处理器，芯片烧写及最小系统搭建,bit文件烧写
【ZYNQ基本使用】【0】 PS最小系统（vitis）
Li_linyuan的博客
02-16 2219
目录 PS最小系统 建立硬件系统 vivado 建立工程 建立软件系统 vitis 建立platform 工程 建立app工程 运行和调试 运行 调试模式下运行 参考 自我隔离中，把积灰的zynq7020板子拿出来，体验一下vitis的使用。 PS最小系统 建立硬件系统 vivado 建立工程 新建diagram，添加zynq process IP，配置内存，勾选UA...
fpga系列 硬件：FPGA 最小系统参考图与图释+Zynq-7010 最小系统&&Zynq-7010 启动配置
ResumeProject的博客
01-21 3047
FPGA最小系统是指能够使FPGA正常工作的最简化配置。包括稳定的多路电压，时钟，启动配置系统和复位系统组成
ZYNQ7020 Soc最小系统创建及测试
a9062985的博客
07-13 2283
1Zynq SOC最小系统即是DDR+arm 2 为方便测试，添加UART测试模块，结构图如图 3创建vivado工程 4创建IP （1）单击IP INTEGRATOR ——Create Block Design，输入system （2）单击“+”号添加IP （3）添加进来了ZYNQ CPU IP，然后单击Run Block Automation ，直接单击OK。 注意：Run Block Automation简单情况可以点击使用，复杂情况不要点击使用，...
FPGA硬件设计2 最小芯片系统-ZYNQ7020/7010
陌夏微秋的博客
08-18 3016
介绍了ZYNQ的最小系统与上电。
ZYNQ学习笔记PS部分【基本介绍】
qq_40500005的博客
05-01 1万+
基于Zynq的嵌入式开发流程 Xilinx Zynq SoC 是集成了FPGA和硬核处理器的特殊SoC，它与一般FPGA的最大不同就是自带了一个ARM Cortex-A系列硬核，根据型号不同从A9到A53都有，对于ZYNQ7020来说，它集成了一块ARM Cortex-A9双核处理器，性能足够运行Linux 下图为Zynq-7000系列SoC的系统框图 [外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-XeW9ZPn5-1619839454604)(C:\Users\NH55\A
【ZYNQ】PS和PL数据交互丨AXI总线（主机模块RTL代码实现）
电子德彪西的博客
04-18 1万+
AXI总线是ARM公司提出的片内高速总线协议，具有读写通道分离、高带宽、高可靠性、底延迟等特点。本文尝试分析AXI总线的应用场景和时序特点，并以一种情况为例用RTL代码实现了AXI4总线接口协议 。
ZYNQ无DDR运行PS与FPGA
egg99的博客
11-04 1007
本文探讨了在ZYNQ7014和ZYNQ7020中无需DDR即可运行PS最小系统并配置PL的技术方案，利用OCM和QSPI Flash实现快速启动与高可靠性，适用于工业控制、边缘智能等对成本与稳定性要求高的场景。
ZYNQ7020开发实战：从零搭建Linux最小系统（Vivado+Vitis全流程）
weixin_30379531的博客
03-25 427
本文详细介绍了从零开始构建基于ZYNQ7020的Linux最小系统的全流程，涵盖Vivado硬件设计到Vitis软件开发的完整步骤。特别针对PS（处理器系统）配置、硬件平台生成、软件平台开发及系统启动调试等关键环节提供实用解决方案，帮助开发者高效掌握ZYNQ开发技术。
基于ZYNQ7020的无线信号模拟系统设计与实现
peach的博客
02-14 866
本文详细介绍了基于ZYNQ7020的无线信号模拟系统设计与实现。该系统利用ZYNQ7020的ARM+FPGA架构，实现了CW连续波和AM调幅信号的生成，支持多径效应模拟，精度满足载波频率误差<2%、调制度误差<5%的要求。通过FPGA算法优化和硬件电路设计，确保了信号质量与系统稳定性。
ZYNQ PS与PL通过AXI-LITE连接，在Linux下直接读写PL的物理地址，实现PS与PL的交互
qq_36365231的博客
01-08 3943
ZYNQ开发，如果PL与PS的交互方式仅为AXI-Lite总线的话，在Linux下可以通过直接访问PL的寄存器物理地址来实现PS-PL的数据交互。测试代码的PC开发平台为Ubuntu18.04，QT5。ZYNQ为7020，并移植了Linux系统和Ubuntu16.04的最小系统。
ZYNQ开发(3) PL与PS通过AXIBRAM读写交互实现（含PL读写和PS读写及相关交互控制执行）
aizaiyueye的专栏
03-30 1638
PL与PS通过AXIBRAM读写交互实现（含PL读写和PS读写及相关交互控制执行）
ZYNQ7020 Linux最小系统从零搭建实战：Vitis新版避坑指南
最新发布
weixin_29163857的博客
07-28 336
嵌入式Linux系统开发是掌握异构计算平台软硬件协同设计的关键。其核心原理在于通过引导加载程序、内核与设备树，完成从硬件初始化到操作系统启动的完整链条。这一技术能实现对硬件资源的精细控制，提升系统定制化能力与启动可靠性，广泛应用于工业控制、边缘计算等场景。本文聚焦于基于AMD Xilinx ZYNQ-7000系列平台，特别是针对ZYNQ7020开发板，详细解析如何利用新版Vitis工具链，从零构建一个具备串口与网络功能的Linux最小系统。文中将深入探讨Vivado硬件工程配置、Vitis平台项目创建、U-
Vivado2019.1 ZYNQ7020无Uart SDK调试：xil_printf替代方案与JTAG终端输出实战
weixin_29169505的博客
03-28 414
本文详细介绍了在Vivado2019.1环境下，针对ZYNQ7020开发板无UART接口时的SDK调试解决方案。通过xil_printf替代方案与JTAG终端输出实战，帮助开发者解决硬件资源受限时的调试难题，提升开发效率。文章涵盖Vivado工程配置、SDK设置、高级调试技巧及性能优化等内容。
复旦微ZYNQ7020全国产替代方案设计
热门推荐
YEYUANGEN的专栏
03-19 1万+
该核心 模 块 将FMQL20S400 （兼容FMQL10S400）的最小系统集成在了一个 50*70mm 的核心板上，可以作为一个核心模块，进行功能性扩展，特别是用在控制领域，可以发挥其独特的优势。FMQL20S400 是全可编程融合芯片，在单芯片内集成了具有丰富特点的四核处理器（PS）和可编程逻辑（PL），基于先进的 28nm 工艺，配合相应的开发软件，实现一体化软硬件平台，方便开发，节约生产成本。 晶振：PL 端支持 1 路 50MHz 时钟，PS 端支持 1 路 33.33Mhz时钟；
zynq7020画原理图bug
weixin_41920053的博客
04-21 2469
@TOC 1.QSPI flash问题 1.1flash加载bin文件后，qspi无法自启动 经过翻看ug585,看到这个需要按照如下复位，才能启动bootrom 1.2原理图直接画成qspi_flash启动 可能会遇到bin文件固化不进去 解决办法：用于下载的fsbl加如下代码，生成QSPI启动的bin的fsbl不加 ...
在CentOS上从零跑通蜂鸟E203：VCS仿真、SDK编译到ZYNQ7020上板的完整避坑记录
weixin_27252001的博客
04-17 316
本文详细记录了在CentOS系统上从零开始部署蜂鸟E203 RISC-V内核的全过程，包括VCS仿真环境搭建、SDK工程编译优化以及ZYNQ7020开发板硬件适配的关键步骤。针对FPGA开发中常见的工具链兼容性、波形调试、内存映射修改等核心问题，提供了经过实战验证的解决方案和调试技巧，特别适合Linux环境下进行RISC-V开发的工程师参考。
Zynq-7020千兆网口扩展实战：MIO、EMIO与AXI Ethernet方案全解析
weixin_30664615的博客
05-17 460
在嵌入式系统与FPGA开发中，以太网接口是实现设备联网、高速数据传输的核心模块。其原理基于OSI模型的物理层（PHY）与数据链路层（MAC），通过协议栈完成数据帧的封装与交换。从技术价值看，稳定的千兆网络能显著提升工业控制、通信网关等场景的实时性与吞吐量。常见的应用场景包括多机协同、远程调试及数据采集系统。本文聚焦于Xilinx Zynq-7020平台，深入探讨其PS端内置MAC控制器的三种扩展方案：直接使用PS MIO引脚、通过EMIO路由至PL，以及在PL端利用AXI Ethernet IP核实现多网口
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值