复旦微FMQL 100t 从procise软件安装到工程实战

简单介绍一下，复旦微FMQL系列是一款基于复旦微自主研发的Flash工艺的FPGA（现场可编程门阵列）产品。该系列以其非易失性（无需外部配置芯片，上电即运行）、高安全性、低功耗和高可靠性为显著特点。

主要特性：

1. 非易失性存储：芯片内部集成了可编程的Flash单元，配置信息断电不丢失，简化了系统设计，提高了安全性。

2. 高安全性：支持AES等加密算法，可对配置数据进行加密，防止逻辑被非法读取或复制。部分型号还集成了物理不可克隆功能（PUF）。

3. 低功耗：由于采用Flash工艺，静态功耗通常低于基于SRAM工艺的FPGA。

4. 高可靠性：适用于工业控制、汽车电子、通信设备等对稳定性要求较高的领域。

5. 开发环境：使用复旦微提供的专用软件套件进行设计开发，支持硬件描述语言（如Verilog/VHDL）。

应用领域：​ 主要应用于工业控制、通信、汽车电子、物联网、数据中心以及需要高安全性和高可靠性的各类嵌入式系统。

市场定位：​ 作为国产FPGA的重要一员，复旦微FMQL系列为国内客户提供了高性能、高安全性的非易失FPGA解决方案，是SRAM架构FPGA之外的一个重要选择

软件列表

• Procise 

• IAR SDK

• Vivado相关驱动：CP210x Windows Drivers等

软件安装

无需任何修改，一直点击next，直到install结束。

License的安装

2.在Procise开发环境中点击“New Project”可以创建一个新工程

3.在弹出的对话框中输入工程名和工程存放路径，我们这里取名叫Procise pl led。需要注意工程路径“Project location”中不能有中文空格，路径名最好也不要太长。然后Procise的工程名字的首字母不能是数字。然后点 击“Next”。

`timescale 1ns / 1ps

module led (
    input            clk_p,
    input            clk_n,
    output reg [3:0] led
);
    wire sys_clk;
    IBUFDS #(
        .DIFF_TERM   ("FALSE"),   // Differential Termination
        .IBUF_LOW_PWR("TRUE"),    // Low power="TRUE", Highest performance="FALSE"
        .IOSTANDARD  ("DEFAULT")  // Specify the input I/O standard
    ) IBUFDS_inst (
        .O (sys_clk),  // Buffer output
        .I (clk_p),    // Diff_p buffer input (connect directly to top-level port)
        .IB(clk_n)     // Diff_n buffer input (connect directly to top-level port)
    );

    reg [31:0] timer_cnt;
    always @(posedge sys_clk) begin
        if (timer_cnt >= 32'd199_999_999) begin
            led       <= ~led;
            timer_cnt <= 32'd0;
        end
        else begin
            led       <= led;
            timer_cnt <= timer_cnt + 32'd1;
        end
    end
endmodule

NET "led[0]" IOSTANDARD = LVCMOS15;
NET "led[1]" IOSTANDARD = LVCMOS15;
NET "led[2]" IOSTANDARD = LVCMOS15;
NET "led[3]" IOSTANDARD = LVCMOS15;

NET "led[0]" LOC = E11;
NET "led[1]" LOC = D11;
NET "led[2]" LOC = F13;
NET "led[3]" LOC = H14;


NET "clk_p" LOC = C8;
NET "clk_p" IOSTANDARD = LVDS;

生成bit流

下载调试

弹出下载窗口如下