什么是PLL, PLL的作用

最新推荐文章于 2026-05-08 17:20:00 发布
转载 最新推荐文章于 2026-05-08 17:20:00 发布 · 2.3w 阅读 · 44
本文介绍了锁相环(PLL)的基本概念及其主要类型，包括模拟、数字、数模混合等架构，以及一阶、二阶等环路传函分类。详细阐述了PLL在频率合成与时钟数据恢复(CDR)中的作用，并推荐了几本PLL方面的经典参考书籍。 
PLL是phase locked loop的缩写，中文译作锁相环。按照架构来分可分为模拟，数字，数模混合型锁相环。按照环路传函可分为一阶，二阶，三阶，高阶锁相环。按照其他分类方式可以分为整数型PLL和小数型PLL，电荷泵型和非电荷泵型PLL，LC VCO（压控振荡器）和ring-VCO 锁相环，等等。PLL的作用主要有频率合成和CDR（时钟数据恢复）。
频率合成是指PLL反馈时钟和输入参考时钟锁定，由于在反馈回来中加入了分频电路，所以VCO可以产生是输入参考时钟倍数的时钟。分频电路如果是整数分频，VCO的输出时钟就是参考时钟的整数，如果是小数分频，输出时钟理论上来说可以是任意频率的时钟。
利用PLL实现CDR有两种方法，一是将数据作为PLL的输入信号，环路锁定在输入信号的边沿上以恢复出对数据重新采样的时钟；二是PLL产生多相位的时钟，对输入数据进行过采样，利用数字电路判断数据边沿，最终产生对数据重新采样的时钟。
提供PLL方面经典参考书：RAZAVI《模拟CMOS集成电路设计》部分章节；BEST《phase-locked loop》，Gardner《phase-locked loop》。


作用其实就是两点

1. 产生参考时钟的整数倍频率

2. 和参考时钟同步

PLL基础知识介绍
沱江一苇的技术博客
02-25 1万+
PLL基础知识介绍
PLL（锁相环）的详细介绍及示例
ahah12345678的博客
01-11 4542
PLL（Phase-Locked Loop，锁相环）是一种反馈控制电路，它通过比较输入信号与由压控振荡器（Voltage-Controlled Oscillator, VCO）产生的输出信号的相位差，调整VCO的频率，使输出信号的相位与输入信号的相位保持同步。最后，VCO根据控制电压的变化调整其输出频率，使输出信号的相位与输入信号的相位保持同步。PLL的工作过程是一个闭环反馈系统，它不断调整VCO的频率，以跟踪输入信号的频率变化，并在稳定状态下与输入信号保持同步。：滤波后的误差信号被用作VCO的控制电压。
PLL（五）模拟PLL与数字PLL（DPLL）的核心区别详解
最新发布
zhlwsh的博客
05-08 408
模拟PLL与数字PLL（DPLL）核心区别对比 模拟PLL（APLL）采用全模拟架构，由模拟鉴相器、环路滤波器和压控振荡器组成，适合高频低噪场景，但集成度低、灵活性差。数字PLL（DPLL）采用数字逻辑实现，包含数字鉴相器、数字滤波器和数控振荡器，具有可编程、易集成、低功耗优势，适用于中低频数字系统。二者在频率范围、噪声性能、灵活性等方面形成互补：模拟PLL主导射频通信等高频应用，数字PLL则广泛应用于数字通信、芯片设计和嵌入式系统。选择时需根据频率需求、信号纯度及系统集成要求权衡。
PLL基本原理、设计及应用
2401_86482345的博客
08-09 1945
4. 频率调节：压控振荡器（Voltage-Controlled Oscillator, VCO）根据环路滤波器输出的控制电压调整其输出信号的频率和相位，以减小与参考信号的相位差。3. 压控振荡器（Voltage-Controlled Oscillator, VCO）：根据环路滤波器输出的控制电压调整其输出信号的频率和相位，以消除与参考信号的相位差。1. 鉴相器（Phase Detector, PD）：负责比较输入信号和VCO输出信号的相位差，并将相位差转换为电压信号（误差信号）。
锁相环(PLL)基本原理
cy413026的博客
10-11 7651
锁相环(PLL)电路存在于各种高频应用中，从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO)，以及矢量网络分析仪(VNA)中的超快开关频率合成器。本文将参考上述各种应用来介绍PLL电路的一些构建模块，以指导器件选择和每种不同应用内部的权衡考虑，这对新手和PLL专家均有帮助。本文参考ADI公司的ADF4xxx和HMCxxx系列PLL和压控振荡器(VCO)，并使用ADIsimPLL（ADI公司内部PLL电路仿真器）来演示不同电路性能参数。
PLL(PhaseLockedLoop)锁相环
Tanhaoyun的博客
12-15 1905
PLL的作用 统一整合时钟信号，使高频器件正常工作（如内存的存取资料等。PLL用于振荡器中的反馈技术） 许多电子设备要正常工作，通常需要外部的输入信号与内部的振荡信号同步。一般的晶振由于工艺与成本原因，做不到很高的频率，而在需要高频应用时，由相应的器件VCO，实现转成高频，但并不稳定，故利用锁相环路就可以实现稳定且高频的时钟信号。 ...
pll的作用
dgergeg的专栏
12-05 5023
锁相环广泛应用于时钟系统设计中，其中包括相位同步以及时钟倍频等应用。 通常，当芯片工作频率高于一定频率时，就需要消除由于芯片内时钟驱动所引起的片内时钟与片外时钟间的相位差，嵌入在芯片内部的PLL可以消除这种时钟延时。 此外，很多芯片控制链逻辑需要占空比为50%的时钟，因此需要一个2倍于此的时钟源，集成在芯片内部的PLL可以将外部时钟合成为此时钟源。 系统集成PLL可以从内部触发，
arm中的PLL，MPLL，UPLL，FCLK，HCLK，PCLK的作用概述
ll148305879的博客
06-28 3219
arm中的PLL，MPLL，UPLL，FCLK，HCLK，PCLK的作用概述 前言： 不同公司，不同等级的ARM架构也是有许多共同的地方，因此以最为广泛使用的2440为实例讲解。一，PLL S3C2440 CPU主频可达400MHz，开发板上的外接晶振为12M，通过时钟控制逻辑的PLL（phaselockedloop，锁相环电路）来倍频这个系统时钟。2440有两个...
ARM中的PLL，MPLL，UPLL，FCLK，HCLK，PCLK的作用概述
weixin_43444901的博客
06-16 1945
转载大神文章，原文链接：原文链接：https://blog.csdn.net/fdgyfghh/article/details/83893680 前言： 不同公司，不同等级的ARM架构也是有许多共同的地方，因此以最为广泛使用的2440为实例讲解 一 、PLL S3C2440 CPU主频可达400MHz，开发板上的外接晶振为12M，通过时钟控制逻辑的PLL（phaselockedloop，锁相环电路）来倍频这个系统时钟。2440有两个PLL（phaselockedloop）一个是MPLL，一个...
锁相环（PLL）基本原理
热门推荐
nanxiqingyu的博客
07-09 2万+
偏移载波频率 fo 指定频率 fm 下1 Hz带宽内功率与频率 fo 振荡器信号功率之比（相对于载波功率的功率谱密度），单位：dBc/Hz。
PLL（phase lock loop）
m0_55881805的博客
05-29 5399
在通信中，PLL应用于同步和解调电路。例如，在FM解调和频移键控中，他们是常用的。除此之外，当想要输入的比特流中恢复时钟时，使用锁相环是很有可能的。此外，在通信系统中，为了抖动和降噪，通常使用锁相环。 PLL的常见应用之一是频率合成器以及音调形成。因此使用锁相环可以生成输入频率的倍数的输出频率。而在微处理器中，它们被用于产生稳定的系统时钟。 是控制系统或者控制回路，在输入和输出信号之间保持相同的相位。 首先了解，什么是相位差？ 如下图所示，两个信号具有相同的频率，但两个信号之间存在恒定的相位差 在下图中
PLL（相位锁定环）是什么？
sindwe的博客
08-29 4077
相位锁定环（PLL）如果直译为中文，就是“相位固定环”。相位指的是信号的波形、频率、周期等特性。为了将信号的相位固定在特定状态，通过反馈环路持续监控信号的相位，并进行控制，确保相位稳定。
详解锁相环 （PLL）电路、信号、模块组成
weixin_46491081的博客
10-17 5903
可用的技术论文涵盖了 PLL 的性能，包括每个功能块中的多种噪声、抖动、漂移、非线性、失真和其他电路缺陷，以及多种输入信号的性能。它针对蜂窝/4G 基础设施、中继器和毫微微蜂窝以及通信测试设备，以及具有 -110 dBc/Hz 的超低带内相位噪声、-227 dBc/Hz 的 FOM 和低于 180 fsec 的 rms 抖动的其他应用。然而，对更高频率的无线系统的需求，例如对软件定义无线电、智能手机、雷达系统和许多其他应用的需求，一直激励 IC 供应商开发能够产生高性能单片 PLL 的工艺和设计。
锁相环（PLL）的原理
weixin_53126442的博客
04-28 1万+
压控振荡器能够根据环路滤波器输出电压的控制，将振荡器的频率向输入信号的频率靠拢，直到两者的频率相同，使得VCO的输出信号和输入信号的相位保持一定，从而达到相位锁定。在实际电路中，压控元件一般由变容二极管构成，环路滤波器输出的电压加到压控振荡器回路上的变容二极管上，使得变容二极管的结电容发生改变，从而使振荡器的频率发生改变。锁相环在工作过程中，当输出信号的频率与输入信号的频率相等时，输出电压与输入电压保持固定的相位差值，即输出电压与输入电压相位被锁定，此即为锁相环名称的由来。
【转载】PLL的作用，如何通过PLL实现CDR
如切如磋，如琢如磨。
11-02 2251
PLL是phase locked loop的缩写，中文译作锁相环。按照架构来分可分为模拟，数字，数模混合型锁相环。按照环路传函可分为一阶，二阶，三阶，高阶锁相环。按照其他分类方式可以分为整数型PLL和小数型PLL，电荷泵型和非电荷泵型PLL，LC VCO（压控振荡器）和ring-VCO 锁相环，等等。PLL的作用主要有频率合成和CDR（时钟数据恢复）。 频率合成是指PLL反馈时钟和输入参考时钟锁定，由于在反馈回来中加入了分频电路，所以VCO可以产生是输入参考时钟倍数的时钟。分频电路如果是整数分频，VCO的.
中的PLL、MPLL、UPLL、FCLK、HCLK、PCLK的作用概述
liuzq的专栏
07-08 2484
原文:http://blog.sina.com.cn/s/blog_6ba8e4380102w0jl.html 　　S3C2440 CPU主频可达400MHz,开发板上的外接晶振为12M,通过时钟控制逻辑的PLL(Phase Locked Loop,锁相环电路)来倍频这个系统时钟。2440有两个PLL（phase locked loop）一个是MPLL,一个是UPLL。UPLL专用于USB设备,常
锁相环PLL在MCU电子系统中的作用？什么情况下要禁用PLL使其失锁？如何实现其操作？
weixin_42799469的博客
02-05 616
抑制时钟抖动，提供低噪声时钟信号，对ADC、通信接口（如USB、UART）的时序稳定性至关重要。允许外部使用低成本晶振，通过PLL动态调整系统频率，适应不同功耗/性能场景（如动态调频）。PLL是平衡性能与功耗的关键模块，禁用它的核心动机是降低功耗、减少噪声或提升可靠性。在睡眠/待机模式下，禁用PLL以降低动态功耗，仅保留低速时钟（如内部RC振荡器）。MCU外部通常使用低速晶振（如8MHz），而内核需要更高频率（如72MHz）。为外设（如以太网、USB PHY）生成特定频率时钟，减少外部晶振数量。
电荷泵CP在PLL/DLL中的关键作用与设计考量
weixin_29206669的博客
03-29 382
本文深入探讨了电荷泵（CP）在锁相环（PLL）和延迟锁定环（DLL）中的关键作用与设计考量。作为PLL/DLL的核心模块，电荷泵通过精确控制电流转换相位差信号，直接影响环路稳定性和性能。文章详细分析了CP的设计要点，包括电流匹配精度、开关噪声抑制和充放电时序控制，并提供了实用的调试技巧和进阶设计方法，如自适应偏置技术和非线性补偿。
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值