LDO稳定性仿真实战：从ESR参数到相位裕度的黄金法则
在电源设计领域，LDO（低压差线性稳压器）的稳定性问题就像电路板上的"隐形杀手"，往往在样机测试阶段才突然发难。当工程师们盯着示波器上那串不规则的振荡波形时，最常听到的懊恼就是："我的输出电容容值明明符合规格书要求，为什么还会震荡？"这个问题的答案，往往藏在那个容易被忽视的参数——ESR（等效串联电阻）中。
1. ESR与LDO稳定性的物理本质
任何LDO本质上都是一个闭环控制系统，其核心是由误差放大器、反馈网络和调整管组成的负反馈环路。这个环路的稳定性直接决定了输出电压的质量。当我们在LDO输出端接入电容时，实际上引入了一个包含容值（C）和等效串联电阻（ESR）的复数阻抗元件，它会显著影响环路的频率响应特性。
ESR在LDO环路中扮演着双重角色：
- 相位补偿者：通过引入零点（Zero）抵消环路中的极点（Pole）
- 能量耗散者：作为寄生参数消耗高频振荡能量
典型的PMOS LDO简化模型如下图所示（LTspice仿真电路）：
VIN ----+----+---- PMOS Pass Element
| |
R1 C_OUT (ESR=R4)
| |
+----+---- VOUT
| |
R2 Load (R5)
| |
GND GND
当ESR值偏离理想范围时，会出现两种典型故障现象：
- ESR过低（<0.01Ω）：零点频率过高，无法有效补偿相位
- ESR过高（>10Ω）：零点频率过低，引入额外相位延迟
2. 搭建负载切换仿真模型
在LTspic
扫一扫
1008
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
