【DjangoDoc】Django配置信息

本文详细介绍了Django Web框架的项目配置,包括项目路径、密钥配置、域名访问权限、App列表、静态资源与媒体资源配置、数据库配置、中间件设置等内容。

项目配置是根据实际开发需求对整个Web框架编写相关配置信息。配置信息主要由项目的settings.py实现,主要配置有:

  • 项目路径
  • 密钥配置
  • 域名访问权限
  • App列表
  • 配置静态资源
  • 配置模板文件
  • 数据库配置
  • 中间件
  • 缓存设置

DEBUGTrue并且ALLOWED_HOSTS为空时,项目只允许以localhost1127.0.0.1在浏览器上访问。当DEBUGFalse时,ALLOWED_HOSTS为必填项,否则程序无法启动,如果想允许所有域名访问,那么可设置ALLOWED_HOSTS=[’*’]`。

APP列表INSTALLED_APPS的各项功能说明如下:

  • admin:内置的后台管理系统。
  • auth:内置的用户认证系统。
  • contenttype:记录项目中所有model元数据(DjangoORM框架)。
  • sessionSession会话功能,用于标识当前访问网站的用户身份,记录相关用户信息。
  • message:消息提示功能。
  • staticfiles:查找静态资源路径。

资源文件配置分为静态资源和媒体资源。静态资源指的是网站中不会改变的文件。在一般的应用程序中,静态资源包括CSS文件、JavaScript文件以及图片等资源文件;媒体资源是指经常变动的资源,通常将其存放在媒体资源文件夹,如用户头像、歌曲文件等。

静态资源的配置属性包括:

  • STATIC_URL:设置静态资源的路由地址。
  • STATICFILES_DIRS:将目录立自定义的静态资源文件夹绑定到Django里。
  • STATIC_ROOT:收集整个项目的静态资源并存放在一个新的文件夹,然后由该文件夹与服务器质检构建映射关系。

媒体资源的配置属性包括:MEDIA_URLMEDIA_ROOT,如下:

  • MEDIA_URL:设置媒体资源的路由地址。
  • MEDIA_ROOT:获取项目里自定义的媒体资源文件的文件路径。

模板信息是以列表格式呈现的,每个元素具有不同的含义,其含义说明如下:

  • BACKEND:定义模板引擎,用于识别模板里面的变量和指令。内置的模板引擎有DjangoTemplatesjinja2.Jinja2,每个模板引擎都有自己的变量和指令语法。
  • DIRS:设置模板所在的路径,告诉Django在哪个地方查找模板的位置,默认为空列表。
  • APP_DIRS:是否在App立查找模板文件。
  • OPTIONS:用于填充在RequestContext的上下文(模板里面的变量和指令),一版情况下不做任何修改。

Django可以选择不同的模块连接MySQL,但配置信息是固定的写法,如下所示:

DATABASE = {
    'default':{
        'ENGINE':'django.db.backends.mysql',
        'NAME':'django_db',
        'USER':'root',
        'PASSWORD':'root',
        'HOST':'127.0.0.1',
        'PORT':'3306'
    }
}

中间件由属性MIDDLEWARE完成配置,属性MIDDLEWARE的数据格式为列表类型,每个中间件的设置顺序是固定的,如果随意变更中间件,就很容易导致程序异常。

已经博主授权,源码转载自 https://pan.quark.cn/s/fdfcb1303993 ### 高速电路接口原理与应用详解 #### 引言 信息技术的迅猛进步推动了高速数据传输需求的持续提升,特别是在高性能计算、网络通信等关键领域。为了达成高效的数据交换,高速集成电路间的互连技术成为了研究的热点。本文将系统阐述几种典型的高速接口规范——PECL(Positive Emitter Coupled Logic)、LVECL(Low Voltage Emitter Coupled Logic)、CML(Current Mode Logic)和LVDS(Low Voltage Differential Signaling),并深入分析它们的电路构造和应用特性。 #### 1. ECL电路基础 ECL电路是早期为应对高速数据传输需求而研发的一种逻辑电路,其运行速度极快,最高可达到10Gbps。通过维持晶体管工作于线性和截止区域,ECL电路有效规避了饱和区的影响,从而获得了迅速的开关响应。接下来将具体解析ECL电路的构成要素及其运作机制。 #### 1.1 ECL线接收器电路组成 - **差分放大器**:由晶体管Q3、Q4、Q5构成,是整个电路的核心部分。其中,Q5作为恒流源,具备较大的交流等效电阻,能够提供稳定的电流,确保电路的稳定运作。 - **发射极跟随器输出电路**:由Q1、Q2组成,主要用于电平调整和输出驱动,确保输出信号与下一级电路的兼容性。 - **偏置电源**:由Q6、Q7以及二极管D1、D2构成,为差分放大器提供可靠的偏置电压,使其始终工作在线性放大区间。 #### 1.2 ECL电路的显著特性 - **高运行速率**:由于晶体管工作在线性和截止状态,不受...
源码直接下载地址: https://pan.quark.cn/s/27dcad4290ca Silicon Labs(前身为Silicon Laboratories)为其USB至UART转换控制器开发了一款官方驱动程序,即CP210x驱动,该驱动程序在Windows 10操作系统上表现出色。此驱动确保计算机能够识别并有效通信与使用配备CP210x芯片的设备,包括开发板、模块或USB转串口适配器。CP2012作为CP210x系列中的一个型号,同样受益于该驱动程序的支持。驱动程序版本v6.7.3代表一个较新的升级,其目标在于解决兼容性挑战,增强性能并提升稳定性。"win10"标签突出了该驱动对Windows 10系统的优化及兼容性,暗示用户在Windows 10环境下可以无障碍地运用CP210x设备。压缩包内含的文件如下: 1. `slabvcp.cat`:作为验证文件,用于核实驱动程序的数字签名,确保驱动源自可信渠道且未被篡改。 2. `CP210xVCPInstaller_x64.exe` 和 `CP210xVCPInstaller_x86.exe`:这两个安装程序分别针对64位和32位的Windows系统设计,用户需依据自身操作系统选择适配版本进行安装。 3. `slabvcp.inf`:作为驱动配置文档,其中包含驱动程序的安装参数,Windows系统将依据此文件进行驱动安装与配置。 4. `SLAB_License_Agreement_VCP_Windows.txt`:作为许可文件,用户在安装前须仔细阅读并确认同意其中的条款。 5. `dpinst.xml`:该部署脚本旨在简化驱动安装流程,自动化安装过程以确保驱动正确部署至系统。 6. `x86` 和 `x64...
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值