【DRAM存储器二】Sense Amplifier

原创 已于 2023-09-21 16:39:18 修改 · 7k 阅读 · 36
于 2023-06-16 11:11:18 首次发布
本文详细介绍了DRAM中感应放大器的重要作用，包括感测、恢复和临时数据存储三个功能。感应放大器通过比较位线上的电压与参考电压，放大电压差，读取或写入数据。此外，文章还探讨了感应放大器的电路结构和操作过程，包括预充电、访问、感测和恢复四个阶段，并展示了操作波形。

👉个人主页：highman110

👉作者简介：一名硬件工程师，持续学习，不断记录，保持思考，输出干货内容 

参考书籍：《Memory Systems - Cache, DRAM, Disk》     

目录

前言

感应放大器的功能

感应放大器电路框图

感应放大器操作过程

感应放大器操作波形

前言

        在读、写、刷新操作中，感应放大器发挥了举足轻重的作用，所以我们再用一节来详细研究一下感应放大器的功能和电路结构。

感应放大器的功能

        感应放大器有三个主要功能：

        第一个功能是感测，当存取晶体管导通并且存储电容向位线充电，或者位线向存储电容充电时，位线上发生的电压的微小变化。感测放大器将该位线上的电压与另一根单独的位线上提供的参考电压进行比较，并将电压差放大到极限，使得存储值可以被解析为数字1或0，这是读出感应放大器在DRAM中的主要作用。

        第二个功能是恢复（

标签
#硬件工程 #硬件架构 #驱动开发 #服务器 #DDR
了解本专栏 订阅专栏 解锁全文 超级会员免费看
内存学习（3）：DRAM的基础存储结构（存储层级、读写过程，刷新与暂存）
呆呆象呆呆的博客
11-05 2万+
DRAM，全称为 Dynamic Random Access Memory ，中文名是“动态随机存取存储器”。所谓“动态”是和“静态”相对应的，芯片世界里还有一种 SRAM 静态随机存取存储器的存在。笼统地说，DRAM 的结构比 SRAM 更简单，面积占用更小，适合制作大容量的存储芯片；而 SRAM 结构复杂一些，一般使用六个晶体管，面积消耗大，但是读写速度快，而且因为 SRAM 只用到晶体管，所以在工艺上和逻辑芯片相兼容，我们可以在逻辑芯片上直接集成 SRAM。
Memory SystemsCache, DRAM, Disk翻译学习DRAM部分(六)
qq_33473931的博客
09-08 1709
介绍了DRAM借本单元和执行读写操作时，内部的操作流程
存储器之ROM：PROM、EPROM和EEPROM
ChipCamp的博客---https://chipcamp.blog.csdn.net/
11-17 1133
摘要： 本文系统梳理了ROM、EPROM和EEPROM等非易失性存储器的技术特点。ROM采用掩模式编程，内容在制造时固化；EPROM通过紫外线擦除和高压编程，采用浮栅晶体管结构；EEPROM改进为电擦除但仍需高压。三者均基于浮栅电荷存储原理，但随着技术进步，Flash存储器因电擦写且无需高压的优势逐渐取代了EPROM/EEPROM。文章指出，ROM适用于配置数据和底层引导程序，但不适合快速迭代的软件存储。通过对比存储单元结构和工作原理，揭示了存储器技术从ROM到Flash的演进路线。
【DRAM存储器一】基本存储单元、阵列结构、读写原理
highman110的博客
06-14 7113
详述DRAM存储器存储单元、存储阵列结构和读写原理
深入解析RAM架构：从SRAM/DRAM原理到系统选型与实战设计
weixin_30599769的博客
06-05 695
随机存取存储器（RAM）是计算机系统中用于临时存储程序与数据的关键部件，其核心功能在于提供CPU可直接访问的高速工作空间。从原理上看，RAM通过精密的行列地址译码机制实现对存储矩阵中特定单元的快速定位，这一过程如同一个高效的硬件GPS系统。不同的存储单元技术决定了RAM的性能与成本：静态RAM（SRAM）基于双稳态触发器，访问速度快但集成度低；动态RAM（DRAM）则利用电容存储电荷，实现了高密度和低成本，但需要复杂的刷新电路。在工程实践中，理解这些差异对于进行内存容量扩展（位扩展与字扩展）和系统选型至关重
DRAM 原理 1 ：DRAM Storage Cell
子曰小玖的博客
04-03 6567
http://www.wowotech.net/basic_tech/307.html相关文章：DRAM 原理 2 ：DRAM Memory OrganizationDRAM 原理 3 ：DRAM DeviceDRAM 原理 4 ：DRAM TimingDRAM 原理 5 ：DRAM Devices Organization1. Storage CapacitorDRAM Storage Cell...
DDR3基本概念1 - 存储单元结构和原理
tbzj_2000的博客
02-28 1万+
一个基本存储单元结构图如下图, storage capacitor为一个基本存储单元，当access transitor被选通时，可读可写： 一个4行3列的DDR 存储器如下图所示： 上图中蓝色的为bit line。相邻行的对应bit的bit line之间有一个两个反相器首尾相连的sense amplifier。红色的为word line，连接了同一行的所有的存储电容的transist...
Sense Amplifier
aaaaaa_1112323的博客
08-08 1260
由于 Bitline 的电容值比 Storage Capacitor 要大的多（通常为 10 倍以上），当 Access Transistor 导通后，如果 Storage Capacitor 存储的信息为 1 时，Bitline 电压变化非常小。在进行一次读取操作的过程中，Access Transistor 导通后，由于 Bitline 和 Storage Capacitor 端的电压不一致，会导致 Storage Capacitor 中存储的电荷量被改变。
带你从BIOS 小工到年薪百万 之 sense amplifier 的作用以及MRC 如何初始化它
Helping BIOSer become Awesome!
04-15 986
对世界充满好奇心的你，是否想过 其中 Sense amplifier 是做什么用的？BIOS 又是如何训练它的？做过BIOS 的同学，肯定看过这张图片。
LPDDR4x 的 学习总结（2） - SDRAM array结构浅识
liycstart的博客
03-05 1920
在进行一次读取操作的过程中，Access Transistor 导通后，由于 Bitline 和 Storage Capacitor 端的电压不一致，会导致 Storage Capacitor 中存储的电荷量被改变。它主要的功能就是将 Storage Capacitor 存储的信息转换为逻辑 1 或者 0 所对应的电压，并且呈现到 Bitline 上。Cell的电容上的电荷水平决定了该特定位是逻辑上的“1”还是“0”-电容中电荷的存在表示逻辑上的“1”，电荷的缺失表示逻辑上的“0”。
DRAM物理特性在真随机数生成中的应用与优化
dianning8393的博客
06-25 501
动态随机存取存储器(DRAM)作为计算机系统中的核心组件，其物理特性为真随机数生成(TRNG)提供了独特的熵源。DRAM单元通过电容存储电荷的机制本质上具有物理随机性，当多行同时激活时，电荷干扰产生的位翻转现象成为高质量熵的理想来源。这种基于硬件的随机数生成方法相比传统算法具有不可预测性和抗攻击优势，在密码学协议、物联网安全和金融计算等领域有重要应用价值。通过SHA-256等密码学哈希处理后，DRAM熵源的香农熵可达0.999 bit/bit，满足NIST测试标准。SiMRA-TRNG系统通过多行激活和动态
DRAM芯片中的真随机数生成技术(SiMRA-TRNG)解析
weixin_30764883的博客
06-25 452
真随机数生成器(TRNG)是现代密码学和信息安全的核心基础组件，其通过物理熵源产生不可预测的随机序列。与依赖算法的伪随机数生成器(PRNG)不同，TRNG利用硬件层面的物理现象实现真正的随机性。DRAM作为计算机系统中的通用内存组件，其电荷共享过程中的工艺变异和环境噪声特性意外地成为了高质量熵源。特别是同步多行激活(SiMRA)技术，通过特定命令序列同时激活多行DRAM单元，利用制造差异和热噪声产生随机比特。这种方案无需硬件修改即可在标准DDR4内存上实现，为安全协议、密码学应用和各类敏感系统提供了高性价比
DRAM测试技术全解析：从ATE原理到实战排坑
weixin_30402343的博客
06-21 415
半导体测试是确保芯片功能、性能与可靠性的关键环节，其核心在于通过自动化测试设备（ATE）对芯片施加电信号并分析响应，以识别制造缺陷。这一过程融合了精密测量、高速信号处理与复杂算法，直接决定了芯片的最终成本与质量。在众多芯片类型中，DRAM（动态随机存取存储器）因其独特的电容存储结构与对工艺的极端敏感性，成为测试复杂度最高的领域之一。DRAM测试需覆盖直流参数、功能验证及交流时序，并利用失效分析存储器（AFM）和冗余修复引擎提升良率。随着DDR5、HBM等高速接口的普及，信号完整性、时序精度及并行测试效率成为
同步随机动态存储器(SDRAM)
weixin_39912966的博客
10-29 361
同步随机动态存储器(SDRAM)
从1T1C到GC：嵌入式DRAM单元演进与架构创新探析
最新发布
aobu0171的博客
07-13 351
本文深入探讨了嵌入式DRAM（eDRAM）从1T1C到增益单元（GC）的技术演进与架构创新。分析了eDRAM在速度、面积和功耗方面的优势，以及其在AI加速芯片等高性能计算中的应用。文章还详细介绍了深槽电容、堆叠电容等关键技术，以及混合存储立方体（HMC）等前沿架构，为嵌入式存储器设计提供了重要参考。
Current Sense Amplifier电流放大精度
weixin_35677363的博客
11-15 1314
本文深入探讨高精度电流检测的关键因素，涵盖电流检测放大器选型、分流电阻温度特性、PCB布局规范及软件补偿策略，结合BLDC电机控制案例，揭示从芯片到系统级精度优化的完整方法。
什么是DRAM？
热门推荐
mcu0emmc的博客
05-15 2万+
当今计算设备中使用了各种各样的易失性和非易失性内存单元，与静态随机存取存储器（SRAM）相比，动态随机存取存储器（DRAM）是最常用的架构之一，因为它具有成本效益。本文简要概述了不同类型的DRAM之间的主要区别，包括同步动态存取存储器（SDRAM）和各种类型双倍数据速率（DDR）。 什么是DRAM？ DRAM由一系列电容器组成，旨在为随机存取存储器（RAM）存储单个比特。RAM是一种可以访问数据元素的存储器，无论其在序列中的位置如何。因此，从本质上讲，访问任何数据所需的时间是恒定的。 存取晶体管和存储
存储器（二）：DRAM
既有随处可栖的江湖，也有追风逐梦的骁勇！
09-19 4214
DDR controller 发出一个 ACT 信号（CS_n 定位 Rank，BA 定位 Bank，Address 定位行、列），对应的 Bank 上的 Sense Amp 便加载对应行的数据，即把 Page 打开，然后按照 Burst 顺序，将连续的列地址的数据进行连续地读出。地址选择信号，（其中 A10/AP，A12/BC_n，A14/WE_n，A15/CAS_n，A16/RAS_n有其它功能，A17仅用于16Gb）命令激活信号，为低电平时，可以通过A[14:16]地址信号线选择激活命令的行地址；
DRAM的工作原理详解
kuixiang_yin的博客
10-29 3617
由于电容器中的电荷量非常小，位线上的电压差也很微弱，因此需要通过**感应放大器**（Sense Amplifier）来放大信号，以确保能正确读取数据。DRAM是基于**电容器**和**晶体管**结构的。刷新操作通过**周期性访问每一行**来完成，保证数据不丢失。- 放大器不仅会放大电荷，还会重新充电，使电容保持原有的数据状态，这个过程称为**预充电**。- 由于电容放电，数据被破坏，但在感应放大器中数据会被**刷新**并写回电容。1. **行解码**：根据行地址解码，电容的电荷被释放，形成位线电压差。
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

highman110

你的鼓励将是我最大的创作动力！

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值