使用case语句来改善verilog代码中if……else分支过多的问题

最新推荐文章于 2026-05-16 07:13:13 发布
原创 最新推荐文章于 2026-05-16 07:13:13 发布 · 9.2k 阅读 · 3 ·
本内容遵循CC 4.0 BY-SA版权协议
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
标签
#c
本文介绍了如何使用case语句改进Verilog代码中if…else分支过多的情况，通过示例展示了如何将带有多个条件分支的代码重构为更简洁的case结构。经过synplify综合，case语句版代码将被综合为输入互斥的多路选择器，提高了代码的可读性和综合效率。
AI助手已提取文章相关产品：

always@(a,b,c,d)
begin
  if(a)
  begin
    y = 2'b00;
  end
  else if(b)
  begin
    y = 2'b01;
  end
  else if(c)
  begin
    y = 2'b10;
  end
  else if(d)
  begin
    y = 2'b11;
  end
  else
  begin
      y = 2'b00;
  end
end

可以改写成

 

always@(a,b,c,d)
begin
  case(1'b1)
  a: y = 2'b00;
  b: y = 2'b01;
  c: y = 2'b10;
  d: y = 2'b11;
  default:y = 2'b00;
  endcase
end

 

将两端代码用synplify综合

前段代码综合为各个输入不互斥的多路选择器

后段代码综合为各个输入互斥的多路选择器

您可能感兴趣的与本文相关内容

highball
关注
verilog中多个else_if级联造成的综合电路的低效率及解决办法
12-02
通过在quartus中仿真并分析综合后的RTL图，分析了多个else_if级联对综合结果的影响，说明了为什么我们要避免这样的代码风格。提出了解决办法，包括使用多个if_else来代替else_if的多级级联，还有用casex语句来代替多个esle_if级联。
Verilog HDL代码优化技巧
Guchen666的博客
05-27 4361
1、资源共享 资源共享主要是指在互斥(Mutually-Exclusive) 条件下（即不能同时运行）共享算术逻辑单元(Arithmetic Logic Unit)。 module test(a， b， c， sel， result); //相同运算符没有资源共享 input [7:0) a， b， c; input sel; output [8:0] result; reg [8:0] result; always @ (a or b or sel)begin if (sel) result = a
别再只用if-else了！用Verilog的case(1‘b1)写优先级编码器，代码更清晰
最新发布
weixin_30388677的博客
05-16 454
本文介绍了Verilog中优先级编码器的新写法——使用case(1'b1)替代传统if-else结构。通过对比分析，展示了这种写法在代码清晰度、维护性和可读性上的优势，同时验证了其综合结果与传统方法完全一致。文章还深入解析了语法原理，并提供了高级应用场景和工程实践建议，帮助硬件工程师提升RTL编码效率。
4.6 Verilog 多路分支语句
二当家的
02-22 1895
但是 case 语句中的 x 或 z 的比较逻辑是不可综合的，所以一般不建议在 case 语句中使用 x 或 z 作为比较值。case 语句是一种多路条件分支的形式，可以解决 if 语句中有多个条件选项时使用不方便的问题。当多个条件选项下需要执行相同的语句时，多个条件选项可以用逗号分开，放在同一个语句块的候选项中。default 语句是可选的，且在一个 case 语句中不能有多个 default 语句。casex、 casez 语句是 case 语句的变形，用来表示条件选项中的无关项。一章，两者完全一致。
过多if-else分支的优化
四火专栏
02-25 2316
我想谈一谈这个话题是因为我的上一篇博客在ITEye上有一些朋友回复，说if-else过多的分支可以使用switch或者责任链模式等等方式来优化。确实，这是一个小问题，不过我们还是可以整理一下这个小问题的重构方式。 为什么要优化？ 你没有看错。这是要放在第一条谈论的。 有许多人会说，叠起来一堆if-else分支，代码就不优雅了。可是，怎样去定义“优雅”的概念呢？再退一步说，即便不“优雅”，又...
verilog 中if-else语句嵌套太深引发的问题
cattao1989的博客
08-08 1万+
在用verilog做设计时，经常会用到if-else语句，对于复杂逻辑采用该语句，经常嵌套很多if-else。if-else嵌套过深，会导致很多危害，其中之一就是两个D触发器之间的组合逻辑过多。导致时序的Tsu建立时间紧张。以下面的代码为例，我们看看过深的if-else，到底综合出了什么。 部分代码： 对于ModeSelect的条件判断，嵌套了4层if-else，我们看看综合出来了的东西。 综合RTL级： 分析： ModeSelect的D触发器输出后，直接是3个比较器，分别和0、1、2
Verilog中单if语句、多if语句和case语句与优先级的关系
weixin_39520719的博客
08-05 2万+
1、 if-else if-else 单if语句 单if语句（if-elseif-…elseif-else）综合出来的电路没有优先级，从电路的角度来说，单if语句综合出来的电路类似于数据选择器，else路选通的条件是前面所有的if条件都不满足。 always@(*) begin z = 0; if(sel1) z = a; else if(sel2) z = b; else if(sel3) z = c;
ASIC-WORLD Verilog（8）if-else语句和case语句
孤独的单刀
04-24 2848
if-else语句和case语句的使用。
Verilog 不完整if-else和case产生锁存latch
weixin_62355917的博客
03-03 4028
只有组合逻辑（电平触发）电路中的不完整if-else和case才会产生锁存器latch。简单记录一下。
Verilog初级教程（17）Verilog中的case语句
热门推荐
Reborn Lee
07-19 10万+
case语句检查给定的表达式是否与列表中的其他表达式之一相匹配，并据此进行分支。它通常用于实现一个多路复用器。
verilog 中if....else语句以及case语句详细理解
芒果爱火锅的博客
07-10 3万+
1、if else： （1）if（表达式）语句； （2）if（表达式） 语句一 else 语句二 （3）if（表达式1） 语句一； else if（表达式2） 语句2； else if（表达式3） 语句3； else if（表达式4） 语句4； #语句使用要点： （1）条件语句必须在过程块中使用。所...
【Verilog HDL】1. 3-8译码器 (if、case语句实现)
普罗米修斯的博客
10-15 1万+
.
verilog case，if语句情况不全包含会生成锁存器
qq_40696831的博客
03-27 9249
verilog case，if语句情况不全包含会生成锁存器 数字电路中应避免产生不必要的锁存器 Latch 锁存器（Latch）是数字逻辑电路中很重要的一种基本电路，常见的锁存器包括三个端口：数据输入口、数据输出口、使能端。当使能端为高电平时，输入口的数据直接送到输出口，此时输入输出口可以看成是直接连通的；当使能端为低电平时，输出口的数据保持之前的数据不变，无论输入口的数据怎么变化，输出都保持不变...
verilog多路分支语句case的用法详解
weixin_49118247的博客
02-19 1094
在Verilog中，case语句是一种多路分支语句，用于根据一个表达式的值选择执行不同的代码块。case语句类似于C语言中的switch语句，但有一些独特的特性和用法。case。
Verilog基础语法（13）之case语句
m0_51965113的博客
05-10 2万+
case语句的功能是：在某个信号（本例中的sel)取不同的值时，给另一个信号（本例中的q)赋不同的值。在括弧内的表达式将被精确地评估一次，并按其编写顺序与备选方案列表进行比较，与给定表达式匹配的备选方案的语句将被执行。Verilog HDL针对电路的特性提供了case语句的其它两种形式用来处理case语句比较过程中的不必考虑的情况( don’t care condition )。如果所有的case项都不符合给定的表达式，则执行缺省项内的语句，缺省语句是可选的，在case语句中只能有一条缺省语句。
Verilog中的 条件语句\多路分支语句\循环语句
笔记
08-20 2540
verilog 条件语句 多路分支语句 循环语句的标准结构和例子。
Verilog中关于case语句的优先级
坚持
01-05 9703
对于这样的组合逻辑电路 always@(X) case(X) X1: X2: …… endcase 如果分支项包含变量X的所有取值情况，并且互相不重复，那么这样的情况，其实没有必要使用综合指令。 （一）“//synthesis parallel_case” 有一些书在介绍case语句时（例如《verilog HDL综合实用教程》）说“case语句的verilog HDL语义表明了选取case分支...
Verilog中if-else和case对比
chief_cf的博客
09-18 7983
做ASIC或FPGA设计的人每天用得最多的verilog语法应该就是这2个了，在面试的时候它们有何区别亦是高频考点，回顾之前的笔记，对其整理如下。 if-else和case都是有优先级的，其中case可以通过synthesis parallel_case综合约束命令取消优先级；eg：case(sel)// synthesis parallel_case 在组合逻辑中若分支没写全则都会综合出锁存器，其中case可以通过synthesis full_case综合约束命令或default来避免，...
Verilog中if- else if语句和case语句用法：
Chenzhinan1219的博客
10-25 1万+
Verilog中if- else if语句和case语句用法：
verilog行为建模(五)：条件语句
FPGA入门到跑路
07-22 2988
in的值赋给o1，但其每位赋值的强度及延迟可能不同。如果o1是一个标量（scalar）信号，则其延迟和前面的条件缓冲器上的门延迟相同。对向量线网（net）的赋值上的延迟情况不同。0赋值使用下降延迟，Z赋值使用关断延迟，所有其他赋值使用上升延迟。这种行为描述方式可以非常灵活的描述时钟，可以控制时钟的开始时间及周期占空比。while：只要表达式为真(不为0)，则重复执行一条语句(或语句块)。上面的例子显示出持续赋值的灵活性和简单性。：赋值语句或空语句；：赋值语句或空语句；
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值