Allegro Design Entry HDL(OrCAD Capture HDL)原理图是设计快速入门图文教程

本文是一篇关于Cadence Allegro Design Entry HDL的快速入门教程,详细介绍了如何启动软件、创建工程与配置库、放置元器件、连接电源地网络、进行DRC检查以及导出网络表等步骤,帮助硬件开发者熟悉该设计工具。

  🏡《总目录》   🏡《宝典目录》



B站关注“硬小二”浏览更多演示视频


1,概述

    Allegro Design Entry HDL是Cadence公司开发的原理图设计工具,也可与Allegro PCB设计工具无缝对接,虽然板级开发中不如Design Entry CIS(又名 OrCAD Capture CIS)的使用那么广泛,但是由于Design Entry HDL支持芯片的开发,所以有不少公司尤其是芯片背景公司,选择使用Design Entry HDL进行原理图设计。两个原理图开发工具的使用方法大同小异,本文简单介绍使用Allegro Design Entry HDL开始一个新的设计,新建一个工程的方法。


2,启动软件

第1步:在开始菜单中找到Cadence目录下的“Design Entry HDL”并单击启动
在这里插入图片描述

第2步:在弹出的工具产品选择

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬小二

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值