图像处理ASIC设计方法 笔记5 图像卷积器硬件结构

本文探讨了图像处理ASIC设计中的关键问题,包括异步复位信号处理以避免复位撤销冒险,以及图像卷积器硬件结构的演变。介绍了从全缓冲FB到单窗口部分缓冲SWPB,再到多窗口部分缓冲MWPB的改进,分析了它们对外部带宽和存储器资源的影响。此外,还讨论了卷积运算的可分解性质,提出通过改变数据缓存和调度方案来提高数据重用性和运算效率。

在这里插入图片描述

图像处理ASIC设计方法:

第三章时序问题和解决方法

P71 异步复位信号处理

倘若复位信号撤销时刻发生在时钟上跳沿附近,则触发器输出端进入亚稳态,这成为复位撤销冒险。防止复位撤销冒险,两个措施,一是异步复位同步器,二是使用合理的复位信号驱动网络

复位信号驱动树的延时控制在物理设计阶段完成,前端设计师可以不考虑。
异步复位在进入同步电路之前,还需要进行毛刺过滤。毛刺过滤是延时电路,一系列反相器级联,延时应大于所需要过滤的脉冲的宽度

P73 第四章 大模板卷积ASIC设计方案

2D卷积 在图像处理领域有广泛应用。
关于书里的数学表达式:
倒写的A倒着的A代表“‘对于任意给定的”,Any(任意)的意思数学上为了表达方便,又不与普通的字母发生混淆,所以就将A上下倒置

P74 图像卷积器硬件结构的演变

1 传统的图像卷积器硬件结构 FB Full Buffering 里面含有多个SRAM组成的延迟线缓存结构。

2 升级的图像卷积器硬件结构 SWPB Single-Window Partial Buffering,好处是裁减掉SRAM组成的延迟线缓存结构,坏处是外部带宽增大R倍,如果外部带宽得不到满足就不行。

3 再升级的图像卷积器硬件结构 MWPB Multiple-Window Partial Buffering,好处是用多条输入FIFO替代了延迟线,这样外部带宽也没有增大很多,坏处是消

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

徐丹FPGA之路

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值