高速接口优秀系列博客推荐--PCIE/USB/RapidIO/UCIE/SATA

PCIe扫盲系列博文连载目录篇（第一阶段） PCIe扫盲系列博文连载目录篇（第二阶段） PCIe扫盲系列博文连载目录篇（第三阶段） 新一代总线标准PCI Express概述 PCIe基础知识 处理器系统中的PCI pci Express PCIe扫盲 PCI-E与SATA SSD如何选？一分钟看懂 ......

UCIe技术学习记录

在半导体领域，随着摩尔定律逼近物理极限，系统级芯片（SoC）设计面临成本与性能的双重挑战。芯粒（Chiplet）技术应运而生，它通过将复杂功能模块分解为独立制造的芯粒，再借助先进封装技术集成，实现了异构集成与工艺优化的灵活组合。其核心原理在于裸片到裸片（Die-to-Die）的高速互连，这不仅提升了带宽和能效，更大幅降低了研发成本与风险。从技术价值看，芯粒推动了设计范式的转变，使得高性能计算、人工智能加速器等场景能更高效地整合不同工艺节点。而通用芯粒互连Express（UCIe）标准的建立，进一步解决了跨供

比如x1 的卡可以插到x8的插槽中使用， x8 的卡可以插到x16的插槽中使用，升级方便。注：这并不意味着所有的读写操作都需要通过北桥中转，因为PCI总线上的主设备和从设备属性是可以变化的。比如Ethernet和SCSI需要传输数据，可以通过一种叫做Peer-to-Peer的方式来完成，此时Ethernet或者SCSI则作为主机，其它的设备则为从机。具体会在后面的博文中详细介绍。

转载自 http://blog.chinaaet.com/justlxy PCIe扫盲系列博文连载目录篇（第一阶段） 1、前言篇：PCIe扫盲——PCIe简介：http://blog.chinaaet.com/justlxy/p/5100053066 2、PCIe扫盲——PCI总线基本概念：http://blog.chinaaet.com/justlxy/p/5100053077 3、PCIe扫盲...

错误类型分为：correctable errors （可被硬件识别并自动校正和恢复）和uncorrectable error（分为non-fatal和fatal），non-fatal由设备驱动软件处理，且链路可恢复数据一般不会丢失，fatal只能由os处理，且一般需要复位，数据会丢失。物理层：8b/10b编解码异常；错误报告（Error Reporting）：通知系统错误发生，pcie中发生错误的设备会通过错误消息逐级将错误发送至root，root接收到错误消息后会产生对应的中断通知os。

的传输速率指的是实际的有效传输速率，为 RAW Data 速率的 80% ，因为 PCI-E（Gen1&Gen2，Gen3 中使用了新的方式，即 128b/130b）中使用了 8b/10b 编解码技术。此外，我们在示波器等测量设备中常见到的 CPCI 和 PXI 实际上是 PCI 在仪器仪表接口领域的延伸，PXI 和 PCI-X 是两种不同的总线，PCI-X 主要用于服务器系统中，在 PC 中很少使用。总线有一定的了解，所以下面的连载博文将先从 PCI 和 PCI-X 总线介绍开始。总线，即 3GIO。

介绍 UCIe 协议。

芯粒间互联技术 Chiplet UCIE

介绍PCIE协议各种内容

本文转自Felix的专题博客。

PCIe扫盲系列博文连载目录篇（第四阶段） 本文为PCIe扫盲系列博文连载目录篇（第四阶段），主要内容包括错误检测与处理，PCIe中断机制（INTx，MSI/MSI-X），PCIe复位机制，热插拔简要介绍相关内容等。 第一阶段的目录篇地址为：http://blog.chinaaet.com/justlxy/p/5100053251 第二阶段的目录篇地址为：http://blog.chi...

需要注意的是，PCIe Spec 只是规定了物理层需要实现的功能、性能与参数等，至于如何实现这些却并没有明确的说明。），由于是伪随机码，所以只要发送端和接收端采用相同的算法和种子，接收端便可以轻松地恢复出数据。如上图所示，接收端的逻辑基本上都是与发送端相对应的相反的操作。当然，这些控制字符只用于物理层之间的传输，接收端的设备的物理层接收到这些数据后，会将这些控制字符去除，再往上传到其数据链路层。的物理层逻辑部分，可能会与其他的厂商的设备的物理层实现方式有所差异，但是设计的目标和最终的功能是基本一致的。

6、Crosslink与Multi-Root/Multi-Processor系统：http://blog.chinaaet.com/justlxy/p/5100065650。3、PCIe卡Spec（CEM）导读：http://blog.chinaaet.com/justlxy/p/5100061925。3、PCIe演进方向？9、128/130b编码详解：http://blog.chinaaet.com/justlxy/p/5100066168。

16、PCIe扫盲——弹性缓存（Elastic/CTC Buffer）：http://blog.chinaaet.com/justlxy/p/5100057990。3、PCIe扫盲——PCIe错误源详解（一）：http://blog.chinaaet.com/justlxy/p/5100057797。4、PCIe扫盲——PCIe错误源详解（二）：http://blog.chinaaet.com/justlxy/p/5100057799。

需要注意的是，PCIe和RapidIO各有其适用的场景。PCIe在general-purpose computing和消费电子领域仍然占主导地位，而RapidIO在特定的嵌入式系统、电信设备和高性能计算领域有其独特优势。PCIe主要基于主机-设备模型，虽然支持对等通信，但不如RapidIO直接。RapidIO设计为极低延迟的互连，特别适合实时和嵌入式系统。RapidIO提供更强大的内存一致性模型，适合多处理器系统。RapidIO的设计更适合实时系统，提供确定性的延迟和带宽。

UCIe全称Universal Chiplet Interconnect Express，协议定义了提供高带宽，低延迟，高功耗效率，低成本的芯粒（Chiplet）或者简称Die间互联的协议。针对日益增长的高性能计算，存储，存算等领域的高带宽低延迟需求，UCIe协议定义的通用互联协议。增强了链路管理，调试和测试的需求，也增加了UCIe-3D互联的支持，进一步降低了pitch间距。作为标准接口协议，UCIe 互联协议支持多种上层协议及封包模式，包括PCIe，CXL以及Stream数据模式（RAW Mode）。