apb/axi异步桥实现

原创 已于 2026-08-06 21:22:54 修改 · 1.4w 阅读 · 79
于 2020-03-20 17:49:28 首次发布
本文探讨了异步处理电路的基本概念，包括电平同步和脉冲同步，并详细解析了APB异步桥的多种实现策略，如异步FIFO、Qualifiersynchronization及APB信号的双向握手机制，旨在提供全面的异步桥设计指导。

1.基本异步处理电路

1.1电平同步

1.2脉冲同步

现将脉冲变成电平，同步之后再恢复，

1.下面是脉冲展电平的做法

2.下面是电平恢复脉冲

1.3异步fifo

1.4dmux同步/qualifier 同步

DMUX(data Mux)通过一个同步到目标时钟域的信号作为目标时钟域多比特数据更新的使能信号

其实就是qualifer同步的一种，先同步一个限定信号，或者叫采样控制信号

先选择一个qualif的singal做同步，同步到ck2之后，用该信号做其他数据的选通信号。

3.apb2apb的异步桥

apb的信号中只有psel和pready会做sync，其他都不直接sync

假设apb2apb的clk_1域为slave 端，需要同步

标签
#fpga开发
最低0.47元/天 解锁文章
DSU(DynamIQ™ Shared Unit) -- CPU Bridge
qq_34461672的博客
02-21 2030
异步桥异步桥梁的作用就是在不同时钟域的模块之间进行通信。它们可以充当一个中介，确保来自一个时钟域的数据能够被正确地传输到另一个时钟域，并在传输过程中保持正确的同步和时序关系。
AHB2APB桥接器设计（1）——基本原理
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
05-20 9624
AHB2APB桥的基本原理 AHB to APB桥的基本原理 AHB 1. AHB与APB总线 AHB: Advanced High-performance Bus，高级高性能总线APB: Advanced Peripheral Bus，高级外设总线 2. AHB与APB总线的特性 1.高性能、高时钟频率、高带宽 > 2.多master并行操作、Burst突发操作、split分片传输、2级流水线传输 3.可以作为master接口，也可以作为slave接口 4.CPU、DSP
APB2APB总线同步桥
06-27
apb总线跨时钟域传输同步
时钟域交叉处理：多时钟时序逻辑电路挑战
weixin_32673065的博客
01-24 290
在多时钟系统中，时钟域交叉（CDC）是时序逻辑电路稳定运行的关键瓶颈。信号跨频或异步时钟传递易引发亚稳态、数据丢失与功能错误，需依赖同步器、握手协议等专用时序逻辑电路技术应对。实际工程中，时序逻辑电路的验证与约束尤为复杂，稍有疏忽便导致系统级失效。
AHB2APB_DataSheet
09-13
The AHB2APB interfaces the AHB to the APB. It buffers address, control and data from the AHB, drives the APB peripherals and returns data and response signals to the AHB. It decodes the address using an internal address map to select the peripheral. The AHB2APB is designed to operate when the APB and AHB clocks have the same frequency and phase. In addition to supporting all basic requirements for AMBA compliance, the AHB2APB provides enhancements to the APB protocol. With AHB2APB, an APB peripheral can insert wait states by holding its pready signal low for the required number of cycles.
AXI4 异步桥 — 跨时钟域同步原理详解
最新发布
inquisiter
07-08 228
数据不动，指针动；指针用 Gray，同步用 2 级。数据本身 → 存在 RAM 里，读写各用各的时钟指针 → Gray 编码后经 2 级 FF 跨域valid → 从不跨域，由各域独立比较指针派生Gray 码指针 = [g3] [g2] [g1] [g0]↓ ↓ ↓ ↓ ← 每个 bit 独立走同步链FF1 FF1 FF1 FF1 ← rd_clk↑ 采样，可能亚稳态↓ ↓ ↓ ↓FF2 FF2 FF2 FF2 ← 再等一拍，亚稳态消除↓ ↓ ↓ ↓。
AHB2APB_bridge 设计
Starry__的博客
06-10 2176
此处研究AHB Slave到 APB master的桥接器，实现接口转化，例如下图之后是参数描述
跨异步时钟域的6种方法
helrori
05-25 1万+
方法1 双触发器（打2拍） 该方法只用于慢到快时钟域的1bit信号传递。 module ff2( input clk0,//10M input din, input clk1,//100M output dout ); reg din_r=1'd0; reg r0=1'd0; reg r1=1'd0; assign dout = r1; always@(posedge clk0) din_r <= din;/
05【Verilog实战】AMBA 3 APB接口设计（附源码RTL/TB）
热门推荐
毕淑敏曾说过：“我不相信命运，我只相信自己的手；我不相信手掌上的纹路，但我相信手指加上手掌的力量”。在这个快节奏的社会，只有自己能力不足才会被卷，踏踏实实沉下心来学一些技术，及时记录，方便以后复盘。
05-30 3万+
一、APB协议 1.1 简介 1.2 APB2 1.3 APB3 1.4 APB4 二、Spec 2.1 Function descripton 2.2 Feature list 2.3 Block Diagram 2.4 Interface description 2.5 Timing 2.6 FSM 三、Design an....
从APB到AXI：一个芯片工程师的AMBA总线选型避坑指南
weixin_33691700的博客
05-21 1271
本文为芯片工程师提供AMBA总线选型实战指南，详细解析APB、AHB和AXI等协议的性能特点与应用场景。通过量化参数对比和真实案例，帮助读者规避常见设计误区，优化SoC架构中的总线选择，提升系统性能与开发效率。特别针对AXI协议的高带宽优势与验证复杂度提供专业建议。
手把手教你用Verilog实现APB异步桥：以PSEL信号同步为例的避坑指南
weixin_29304021的博客
03-19 347
本文详细介绍了如何使用Verilog实现APB异步桥，重点解决PSEL信号同步问题。通过Qualifier同步策略和Verilog代码实例，帮助工程师避免跨时钟域设计中的常见陷阱，如亚稳态传播和总线死锁，提升系统稳定性和数据传输可靠性。
axi-apb-bridge_xilinx.pdf
09-29
xilinx's axi to apb bridge document
AHB2APB_Bridge_example_M7.rar
05-29
amba协议转接桥，ahb2apb，其中包含个部分的rtl源码，对于理解桥接方法非常有用，已经验证且仿真通过，大家可以一起学习进步。
APB与AXI异步桥实战：从脉冲同步到FIFO的5种实现方案对比
beer8的博客
03-11 482
本文深入对比了APB与AXI总线跨时钟域通信的5种异步桥实现方案，包括脉冲同步、DMUX同步、异步FIFO、握手协议同步及混合方案。文章从亚稳态基础讲起，结合代码实例分析了各方案的原理、适用场景与优缺点，为FPGA/ASIC工程师在系统设计中权衡性能、可靠性与资源开销提供了实战指南。
MCU中的总线桥是什么？
guigenyi的专栏
07-22 1228
MCU中的总线桥是连接不同总线协议或时钟域的硬件模块，主要用于异构总线间的数据转换、协议翻译和时序同步。其核心功能包括协议转换（如AHB-APB）、时钟域隔离、数据宽度适配和地址映射。典型应用场景包含连接高速CPU与低速外设、多核通信和扩展存储器等。总线桥分为同步/异步类型，通过地址解码、协议转换和时钟同步实现数据传输。开发时需注意时钟配置、延迟敏感任务和调试技巧。作为MCU总线架构的"粘合剂"，总线桥在提升系统灵活性的同时，也需权衡延迟和功耗问题。
研读《基于AXI总线的SOC架构设计与分析》-AXI协议理解（四）
Paul 安的博客
01-20 9692
基于AXI总线的SoC架构，越来越成为高性能SoC系统架构的发展方向。这篇论文根据AXI总线的特点， 设计几种不同架构的AXI bus matrix ，包括有多通道、共享通道与混合通道的AXI bus matrix，然后总结了其特点及应用场合。搭建了AXI bus matrix验证平台，可自动**统计带宽、延时、访问时间**等总线性能指标。
Ahb2ApbBridge
weixin_43274923的博客
08-23 5416
一、设计前需注意 （1）要做总线，协议是关键，每个控制信号与输入输出的时序一定要搞清楚，直接看amba官方spec，链接已贴出http://pan.baidu.com/s/1gfwxTWB。 （2）Ahb2Apb桥作为逻辑连接器，一方面是在AHB的Slave，另一方面也是AHB的Master。弄清这个概念，就可以定义输入输出的端口，以及需要满足的时序。 （3）HREADY是arbiter收集各个AHBslave设备的HREADYou...
ahb2apb和apb2apb async bridge
ahr7882的博客
08-03 3170
AHB 3.0目前不支持security world. AHB到APB的async bridge主要包括三个部分： 1)AHB domain 1)产生信号hactive = HSEL & HTRANS[1]；新的传输地址有效 HTRANS的第一位表示一个新的seq或者连续的transfer HTARNS的第零位表示一个idle或bus...
数字IC异步桥设计目的以及STA timing收敛
lfx112146的博客
08-04 1013
确保跨时钟域的多比特信号同步后不出现数据撕裂（Data Corruption）。隔离不同时钟域的STA分析，避免虚假路径（False Path）误判。若MTBF不满足（如<1e9年），需增加同步器级数（如3-FF链）。：STA + 形式验证（CDC工具如SpyGlass） + 后仿真。后仿真（Post-layout）中同步信号出现毛刺或延迟错误。：高频或关键路径使用更可靠的同步方案（如握手+FIFO）。检查同步器是否被优化（如被合并为1个FF）。增加同步器级数（如2-FF→3-FF）。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值