PCIE差分对布线规范：从阻抗控制到长度匹配的实战指南

1. PCIE差分对布线基础：从理解差分信号开始

我第一次接触PCIE差分对布线时，也被那些专业术语搞得一头雾水。后来在实际项目中踩过几次坑才明白，差分信号本质上就是一对"相爱相杀"的信号线——它们总是以相反的相位工作，一个高电平时另一个必然是低电平。这种特性让PCIE信号在高速传输时特别抗干扰。

PCIE差分对通常由Txp/Txn或Rxp/Rxn这样的信号对组成。在PCB上，这对线必须保持严格的对称关系。我见过不少新手设计师只关注单根线的走线质量，结果信号完整性一塌糊涂。实际上，差分对的两根线就像双人舞的舞伴，任何不协调都会影响整体表现。

阻抗控制是差分对设计的第一个关键点。PCIE规范要求差分阻抗控制在85Ω或100Ω（不同版本要求不同）。要达到这个目标，需要精确计算线宽、线距和介质厚度。举个例子，在常见的FR4板材上，7mil线宽配合7mil线距，在特定层叠结构下就能实现100Ω差分阻抗。不过要注意，不同板材的介电常数会有差异，最好先用阻抗计算工具验证。

2. 阻抗控制的实战技巧：不只是计算那么简单

阻抗控制听起来简单，实际操作中却有很多坑。我曾经有个项目，明明按照计算参数布线，实测阻抗却偏差了15%。后来发现是忽略了阻焊层的影响——阻焊油墨的介电常数与基板不同，会改变有效介电常数。

参考平面连续性是另一个容易忽视的点。PCIE差分对下方必须保持完整的地平面，任何分割或开槽都会破坏阻抗一致性。有个经验法则：差分线到参考平面的距离应该小于线间距的3倍。比如7mil线距的情况下，介质厚度最好控制在21mil以内。

换层时的阻抗过渡也需要特别注意。我习惯在换层过孔周围放置1-3个接地过孔，形成完整的回流路径。这里有个细节：两个差分过孔必须对称布置，间距保持与线距一致。曾经为了省空间不对称放置过孔，结果导致信号反射明显增加。

材料选择也会影响阻抗控制。对于PCIe 4.0及以上版本，普通FR4板材的损耗可能过高。这时可以考虑低损耗材料如Megtron 6，虽然成本更高，但能保证信号质量。下表对比了不同材料的性能：