模拟IC经典面试题目及答案汇总，这些经典题目你刷到过几个？

原创

已于 2023-12-21 22:34:30 修改 · 2.2k 阅读

标签

#面试 #职场和发展 #IC #模拟IC

于 2023-11-06 10:09:01 首次发布

本文详细介绍了CMOS工艺流程，包括光刻、有源区形成、栅极制造等步骤，同时阐述了闩锁效应、电压/电流/功率放大概念，阈值电压的影响因素，偏置电路和滤波器的区别，以及天线效应及其解决方案。最后提到MOS晶体管的热点安全工作区。

有不少小伙伴说还想要更多模拟IC方向的面试题目，这不就来了！（文末可领全部面试题目）
在这里插入图片描述

请描述一下 CMOS 的工艺流程

1）光刻形成 well 阱区：在 p 型硅衬底上生长一层氧化层，涂光刻胶，用掩膜版曝光、显影、刻蚀进行 N 离子注入。

2）光刻有源区：使用掩膜版确定场氧区，和 p.nmos 的有源区，再去掉氮化硅，再生长场氧
（隔离 pnmos），以及重新生长高质量的薄氧化层。
3）淀积和光刻多晶硅栅。使用三号掩膜版进行光刻，形成栅极。
4）p+注入，形成 pmos 有源区和 nmos 衬底接触。
5）n+注入，形成 nmos 有源区和 pmos 衬底接触。
6）光刻接触孔：光刻出接触孔位置。
7）光刻金属掩膜版。

描述 CMOS 电路中闩锁效应产生的过程及最后的结果?

Latch-up 闩锁效应，又称寄生 PNPN 效应或可控硅整流器（SCR, Silicon Controlled Rectifier）效应。在整体硅的 CMOS 管下，不同极性搀杂的区域间都会构成 P-N 结，而两个靠近的反方向的 P-N 结就构成了一个双极型的晶体三极管。因此 CMOS 管的下面会构成多个三极管，这些三极管自身就可能构成一个电路。这就是 MOS 管的寄生三极管效应。

如果电路偶尔中出现了能够使三极管开通的条件，这个寄生的电路就会极大的影响正常电路
的运作，会使原本的 MOS 电路承受比正常工作大得多的电流，可能使电路迅速的烧毁。Latch-up 状态下器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。