Verilog语言入门指南：从零开始玩转硬件描述语言（手把手保姆级教程）

最新推荐文章于 2025-06-01 11:14:38 发布
原创 最新推荐文章于 2025-06-01 11:14:38 发布 · 1.1k 阅读 · 12
标签
#fpga开发

文章目录

为啥要学Verilog？（灵魂拷问时间）

看到这个标题，你可能满脸问号：这玩意儿比C语言还冷门吧？错！（敲黑板）在芯片设计、FPGA开发领域，Verilog可是当红炸子鸡！5G基站、自动驾驶、AI加速卡…这些酷炫技术的底层都！需！要！它！

先搞懂这3个核心概念（不然白学）

1. 硬件描述 vs 软件编程

（超级重要）Verilog不是用来写程序的！它是在描述电路结构！想象你是个建筑师，用代码在图纸上"画出"电子元件和连线。

2. 并行执行思维

传统编程是顺序执行，Verilog里所有always块都是同时工作的！就像十个厨师在厨房各做各的菜，但最后要拼成完整宴席。

3. 抽象层级

从门级电路到行为级描述，Verilog支持不同设计层级。新手建议从行为级入手，就像先用乐高搭房子，再研究每个积木的材质。

开发环境搭建（手残党福音）

ModelSim安装四部曲

  1. 官网下载安装包（认准mentor.com）
  2. 安装时记得勾选"Examples"（案例超有用！）
  3. 许可证选择"Starter Edition"（白嫖万岁）
  4. 首次运行要设置工作目录（千万别放桌面！）

第一个Hello World（其实是LED闪烁）

新建文件led_blink.v，码上这段：

module led_blink(
    input clk,
    output reg led
);
    
always @(
最低0.47元/天 解锁文章
cloudnomad1
关注
【Verilog】二、Verilog基础语法
weixin_62912626的博客
11-14 8261
FPGA Verilog基础语法
Verilog 学习之路二——基础学习总结（摘取自菜鸟教程）
qq_46264636的博客
07-20 2064
time_unit 表示时间单位，time_precision 表示时间精度，它们均是由数字以及单位 s（秒），ms（毫秒），us（微妙），ns（纳秒），ps（皮秒）和 fs（飞秒）组成。时间精度可以和时间单位一样，但是时间精度大小不能超过时间单位大小，例如下面例子中，输出端 Z 会延迟 5.21ns 输出 A&B 的结果。这样，可以把一个较大的系统，细化成多个小系统，从时间、工作量上分配给更多的人员去设计，从而提高了设计速度，缩短了开发周期。与 initial 语句相反，always 语句是重复执行的。
1《Verilog学习》-菜鸟教程
qq_46075386的博客
03-28 1429
组成：字母、数字、下划线、美元$【开头：字母或下划线】-关键字是 Verilog 中预留的。
Verilog基础入门
qq_43433724的博客
10-25 4万+
Verilog基础入门
Verilog入门教程与实例分享
ProNeverFake的博客
08-10 6万+
Verilog入门教程与实例分享前言一、Verilog入门教程1.基础语法2.数值表示3.数据类型4.表达式5.编译指令6.连续赋值7.时延8.过程结构9.过程赋值10.时序控制11.语句块12.条件、多路分支、循环语句13.过程连续赋值14.数值转换二、Verilog实例分享1.计算数据位数2.多次判断3.循环计数4.捕捉上升&下降沿总结 前言 本文记录了Verilog语言的入门基础知识，并通过一些代码实例帮助大家上手，主要基于Xilinx Vivado完成，以下个人学习经验仅供参考。 一、
硬件描述语言 Chisel 入门教程
raw_inputhello的博客
02-26 5002
Chisel是一个Scala库，用于构建高级别的、可综合的、模块化的硬件设计。它允许设计师在高层次上定义硬件的行为，然后通过一系列的转换步骤将其转换为低层次的Verilog或VHDL代码。这使得设计师可以专注于实现硬件的功能，而不需要关心底层的细节。高级抽象：使用Scala的高级别抽象来描述硬件行为。可综合：生成的Verilog或VHDL代码可以直接用于ASIC或FPGA的设计。模块化：可以将设计分解为多个独立的模块，每个模块都可以独立地进行测试和验证。
Verilog硬件描述语言
weixin_43249158的博客
03-28 4243
简单介绍Verilog基础知识
Verilog语言入门指南：从零开始玩转硬件描述语言（附代码实例）
StackOverthink的博客
05-05 1265
各位电子爱好者注意啦！！！Verilog可不是普通的编程语言（敲黑板），它是专门用来描述电子系统的硬件描述语言（HDL）。简单来说，就是可以用代码的方式设计数字电路，比如CPU、内存控制器这些高大上的硬件（是不是瞬间觉得逼格满满？用 = （阻塞赋值）写组合逻辑用 <= （非阻塞赋值）写时序逻辑混用会导致难以调试的bug！（亲身踩过雷）这语法怎么这么反人类？！仿真和实际怎么不一样？！我的代码明明逻辑对为什么不行？！
硬件描述语言：Verilog和VHDL的区别
u011732210的博客
05-21 4147
本文将从多个方面详细对比Verilog和VHDL这两种硬件描述语言（HDL），包括语法、设计哲学、应用场景、工具支持等，以帮助你全面理解它们的区别。以下内容将尽量简洁但全面，涵盖关键点，并以清晰的结构组织。
全面掌握Verilog：硬件描述语言深入教程
最新发布
weixin_32047493的博客
06-01 868
参数和类型定义是Verilog中用于提高代码可读性和可维护性的两个重要特性。参数（parameter）：- parameter关键字用于定义可以在模块实例化时进行修改的常量值。- 它们在编译时确定，并且在整个模块中都是可见的。- 参数常用于定义模块的配置选项，如位宽、延迟时间等。endmodule类型定义（typedef）：- typedef关键字用于为现有的数据类型创建一个新的名称。- 它可以使代码更加清晰易懂，尤其是在处理复杂数据类型或结构体时。
【Verilog HDL 入门教程】 —— 学长带你学Verilog（基础篇）
CHUXUEZHE5872的博客
02-06 7万+
Verilog HDL（Hardware Description Language）是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。现实生活中多用于专用集成电路（Application Specific Integrated Circuit，ASIC）和现场可编程门阵列（Field Programmabl Gate Array，FPGA）的实现。该篇主要讲述Verilog HDL 常用数据类型、运算符等基础部分，未涉及至实际应用，后期将逐一讲解。
verilog学习（一）概述
weixin_42639919的博客
10-02 3万+
PS：本系列参考夏宇闻老师的Verilog数字系统设计jiao教程，意在对verilog形成基础的体系，留作将来查询参考，请大家多指教。    硬件描述语言（HDL，hardware description language）是一种形式化方法来描述数字电路和系统的语言。数字电路系统的设计者利用这种语言可以从上层到下层（从抽象到具体）逐层描述自己的设计思想用一系列分层次的模块来表示极其复杂的数字...
Verilog（未完待续）
Chinalihuanyu的博客
03-01 5200
Verilog语言
Verilog 基础知识
yishuihanq的博客
06-14 6016
Verilog 基础知识。。Verilog 和 C 的区别。。Verilog 和 VHDL 区别。。4.8、运算符的优先级。。4.7、拼接运算符。。4.6、移位运算符。。4.5、位运算符。。4.4、条件运算符。。4.3、逻辑运算符。。4.2、关系运算符。。4.1、算术运算符。。
Verilog快速入门
EQUINOX1的博客
10-06 1649
模块中最重要的部分是逻辑功能定义部分。有以下3种方法可在模块中产生逻辑。(1) 用“assign(2) 用实例元件 如 : and #2 ul( q , a , b);这代表用到了一个和and门一样的名为ul的与门，#2代表输出延迟为2个单位时间q为输出端口a，b为输入端口参数的填写必须对应端口参数的定义顺序每个实例元件名称不得相同beginend采用**“assign"语句是描述组合逻辑最常用的方法之一。而“always" 块既可用于描述组合逻辑**,也可描述时序逻辑。
FPGA和硬件描述语言HDL（如Verilog）简介
the Blog of 等不到天亮丶等时光
06-17 1万+
这里介绍一下FPGA和verilog的基础知识。（二者的关系：一个是硬件平台，一个是编程语言）
【Verilog 数字系统设计教程】Verilog 基础：硬件描述语言入门指南
RL2698853114的博客
08-28 2196
Verilog是一种广泛使用的硬件描述语言（HDL），它允许设计者以文本形式描述电子系统的行为和结构。本文旨在为Verilog的初学者提供一个全面的入门指南，涵盖其基本概念、语法结构、设计方法和仿真技巧。
verilog 入门教程
热门推荐
申缘
06-16 7万+
verilog 入门教程   2011-07-23 10:21:15|  分类： Verilog | 1.1 什么是Verilog HDL? 1.2 Verilog的历史 1.3 Verilog的主要描述能力 2.1 Verilog-模块 2.2 Verilog-时延 2.3 Verilog-assign语句 2.4 Verilog-initial语
Verilog语言入门学习（1）
liuyueqi1314的博客
01-28 2万+
一、数字逻辑回顾： 数字电路中：组合逻辑、时序逻辑 组合逻辑： 时序逻辑：电路逻辑输出值跟当前的输入值和电路的当前状态有关；如何保存当前状态：需要有储存功能的cell，比如：Flip-Flop，Latch 逻辑值：在数字电路中，1个bit有四种状态（四值逻辑） 数值的二进制表示： N比特的无符号二进制取值范围：[0,2N-1] 有符号数的二进制表示：（原码，反码，补码） 数字电路系统一般使用补码表示数值，在数学上加减比较方便 数值的十六进制表示：二进制按照4BIT表示为十六进...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值