TMS320C6421 DSP核心外设实战：定时器、PWM、VLYNQ与GPIO配置指南

最新推荐文章于 2026-07-25 16:49:55 发布

原创最新推荐文章于 2026-07-25 16:49:55 发布 · 359 阅读 ·

本内容遵循CC 4.0 BY-SA版权协议

代码可运行

1. 项目概述与核心价值

在嵌入式DSP开发领域，尤其是面对像TMS320C6421这样的高性能定点处理器时，开发者往往会被其强大的核心处理能力所吸引，而容易忽略那些真正决定系统实时性、可靠性和功能完整性的“幕后英雄”——片上外设。我接触过不少项目，算法跑得飞快，但一个简单的电机控制时序不准，或者一个外部中断响应不及时，就足以让整个系统表现大打折扣。今天，我们就来深入聊聊C6421 DSP的几个核心外设： 定时器 、 PWM 、 VLYNQ 和 GPIO 。这些模块远不止是数据手册里的一堆寄存器地址和位域描述，它们是连接DSP强大算力与外部物理世界的桥梁，是构建稳定、高效嵌入式系统的基石。

对于刚接触C6000系列DSP的朋友，可能会觉得外设配置繁琐，寄存器众多。但我的经验是，一旦你理解了它们的设计哲学和协同工作方式，配置起来就会得心应手。C6421的外设设计非常典型，理解了它，再去看TI的其他DSP甚至ARM Cortex-M系列MCU，都会有触类旁通的感觉。这篇文章，我将结合多年的实战经验，不仅带你读懂数据手册的表格，更会分享如何将这些外设用“活”，用在刀刃上，避开那些我早年踩过的坑。我们会从每个外设的 核心设计思路 、 关键寄存器精讲 、 实战配置步骤 ，一直聊到 多外设协同工作的架构设计 和 棘手的调试问题排查 。无论你是正在评估C6421用于新项目，还是正在为现有系统调优，相信这些内容都能给你带来直接的帮助。

2. 定时器（Timer）外设深度解析与实战应用

定时器是嵌入式系统的“心跳”，为所有需要精确时序的任务提供基准。C6421配备了3个64位通用定时器（Timer 0, 1, 2），其中Timer 2被特殊设计为看门狗定时器。这个64位的宽度是它的一大亮点，在高速时钟下也能实现极长的定时周期，避免了32位定时器频繁溢出中断的负担。

2.1 定时器核心工作机制与模式选择

C6421的每个定时器核心都是一个 64位向上计数器 ，时钟源可以来自内部时钟（例如CPU分频后的时钟）或外部引脚（TINPxL）。计数器从0开始，每个时钟周期加1，当计数值达到周期寄存器（PRD12/PRD34）设定的值时，就会产生一个 周期匹配事件 。这个事件可以触发CPU中断，也可以作为同步事件发送给EDMA，从而无需CPU干预就能发起数据传输。

这里有两个关键模式需要理解： 单次模式 和 连续模式 。单次模式下，定时器计数达到周期值后产生中断，然后停止，需要软件重新使能才能再次启动。这种模式适合需要精确控制单次延时或触发的场景，比如产生一个精确宽度的脉冲。连续模式下，计数器在达到周期值后会自动清零并重新开始计数，周而复始。这是最常用的模式，用于产生周期性的中断，比如操作系统的滴答时钟（SysTick）或者ADC的定期采样触发。

模式选择的实战考量 ：在电机控制或数字电源应用中，PWM波形的周期是固定的，通常会使用一个定时器工作在连续模式来定义PWM周期，而用另一个定时器或PWM模块本身来定义占空比。如果你的系统需要多个不同周期的定时任务，比如一个任务每1ms执行一次，另一个每50ms执行一次，我建议使用一个基准定时器（如1ms中断），然后在中断服务程序中用软件计数器来实现多个虚拟定时器，这比占用多个硬件定时器更灵活。

2.2 关键寄存器详解与配置流程

只看数据手册的寄存器列表容易眼花，我们抓重点。以Timer 0为例，其寄存器映射从 0x01C2 1400 开始。对编程最核心的是以下几个：

周期寄存器（PRD12, PRD34） ：这是一个64位寄存器，由两个32位寄存器PRD12（低32位）和PRD34（高32位）组成。它决定了定时器的周期。假设定时器时钟源频率为 Fclk ，期望的定时周期为 T ，那么需要写入的周期值 PRD_value = Fclk * T - 1 。例如， Fclk = 100MHz ，想要1ms的周期，则 PRD_value = 100e6 * 0.001 - 1 = 99999 。 这里减1是因为计数器从0开始计数 ，这是一个常见的易错点。
控制寄存器（TCR） ：这是定时器的“大脑”。你需要关注几个关键位：
- ENAMODE ：使能模式位。 00 =关闭， 01 =连续运行， 10 =单次运行， 11 =连续运行（由外部触发启动）。通常我们设为 01 。
- CLKSRC ：时钟源选择。 0 =内部时钟， 1 =外部TINPxL引脚时钟。
- CP ：时钟预分频器。可以对输入时钟进行2的N次方分频（1, 2, 4, 8...），用于降低计数频率，扩展定时范围。
- PWID ：脉冲宽度。当定时器配置为脉冲输出模式时，此位定义输出脉冲的宽度（1/4, 1/2, 3/4个定时周期）。
- ARB ：自动重载控制。在单次模式下，此位置1可使能计数器在达到周期值后自动重载初始值并停止，方便下次快速启动。
全局控制寄存器（TGCR） ：主要用来将64位定时器拆分为两个独立的32位定时器（TIMMODE位），以及控制定时器复位逻辑。

一个完整的定时器初始化代码框架（C语言伪代码）如下：

// 定义寄存器指针（假设已映射到内存地址）
volatile uint32_t *TIMER0_PRDL = (uint32_t*)0x01C21418; // PRD12 低32位
volatile uint32_t *TIMER0_PRDH = (uint32_t*)0x01C2141C; // PRD34 高32位
volatile uint32_t *TIMER0_TCR = (uint32_t*)0x01C21420;
volatile uint32_t *TIMER0_TGCR = (uint32_t*)0x01C21424;

void Timer0_Init(uint64_t period_cycles) {
    // 1. 停止定时器
    *TIMER0_TCR = 0x00000000;

    // 2. 配置为64位定时器模式（默认，也可显式设置）
    *TIMER0_TGCR = 0x00000000; // TIMMODE=0, 64位模式

    // 3. 设置周期值
    *TIMER0_PRDL = (uint32_t)(period_cycles & 0xFFFFFFFF); // 低32位
    *TIMER0_PRDH = (uint32_t)((period_cycles >> 32) & 0xFFFFFFFF); // 高32位

    // 4. 配置TCR：内部时钟、不分频、连续模式、使能定时器
    // ENMODE=01, CLKSRC=0, CP=0 (不分频), 其他位默认
    *TIMER0_TCR = 0x00000401; // 具体位域需参考手册，此处仅为示例

    // 5. （可选）清除可能存在的挂起中断标志，并使能对应的CPU中断
    // ... 中断配置代码 ...
}

注意：在写入周期寄存器前，务必先停止定时器。否则，在计数器运行过程中修改周期值可能导致不可预期的行为，比如立即触发一次匹配中断。

2.3 看门狗定时器（Timer 2）的特殊性与安全设计

Timer 2被固定用作看门狗定时器（WDT）。它的工作逻辑是：使能后，计数器开始递增，软件必须在计数器溢出前向特定的“喂狗”寄存器写入一个关键值，以复位计数器。如果软件因跑飞、死循环等原因未能及时喂狗，计数器溢出将触发一个 全局设备复位 ，强制系统恢复到已知的初始状态。

看门狗配置的黄金法则 ：

独立时钟源 ：确保看门狗使用一个独立、稳定的时钟源（通常是内部低速时钟），这样即使主时钟出现问题，看门狗依然能工作。
超时时间合理 ：超时时间要设置得比正常的喂狗间隔长，但又不能太长以至于无法有效检测故障。通常设置为正常任务周期的1.5到2倍。
喂狗位置 ：喂狗操作应放在主循环或监控任务中， 绝不能放在中断服务程序（ISR）里 。因为即使主程序卡死，中断可能仍在响应，这会导致看门狗失效。
启动时机 ：看门狗应在系统关键初始化完成、进入主循环之前最后启动。避免在初始化过程中因耗时过长导致误复位。

C6421的看门狗控制寄存器（WDTCR）提供了喂狗密钥和使能控制。正确的喂狗操作是向WDTCR写入特定的密钥值（例如 0xAAAA 和 0x5555 的组合，具体值需查手册）。

3. 脉宽调制（PWM）模块精讲与电机控制应用

PWM是数字系统控制模拟量的利器，从电机转速、LED亮度到开关电源输出电压，都离不开它。C6421集成了3个独立的PWM模块，每个模块都比简单的定时器比较输出功能更强大和灵活。

3.1 PWM模块的独特优势：双缓冲与重复计数

与用通用定时器模拟PWM相比，C6421的硬件PWM模块有几个显著优点：

双缓冲寄存器 ：周期寄存器（PER）和第一相位持续时间寄存器（PH1D）都有影子寄存器。这意味着你可以在当前PWM周期内的任何时刻安全地更新这两个参数，而新值会在下一个周期开始时才生效，完全避免了在PWM输出中间改变参数可能导致的脉冲畸形或毛刺。这对于需要平滑改变占空比或频率的应用（如电机软启动、渐变调光）至关重要。
硬件重复计数（RPT） ：模块内置了一个重复计数器。在单次触发模式下，你可以设置一个重复次数N，那么PWM模块会自动输出N+1个完整周期后停止。这个功能非常适合需要产生固定数量脉冲串的场景，比如步进电机的步进控制，无需CPU持续干预。

3.2 寄存器配置与波形生成实战

每个PWM模块（以PWM0为例）的寄存器映射非常简洁：

PCR ：外设控制寄存器，包含模块使能、时钟选择等全局设置。
CFG ：配置寄存器，决定PWM输出极性（高有效或低有效）、工作模式（单次/连续）、以及是否使用硬件触发启动。
START ：启动寄存器。向该寄存器写入特定值（如1）可以启动PWM输出。在硬件触发模式下，该寄存器也用于配置触发源和边沿。
RPT ：重复计数寄存器。
PER ：周期寄存器。决定PWM波的频率。 PWM_Freq = PCLK / (PER + 1) 。
PH1D ：第一相位持续时间寄存器。决定PWM波高电平（或低电平，取决于极性）的持续时间，即占空比。 Duty_Cycle = PH1D / (PER + 1) 。

配置一个连续运行、50%占空比、频率为100kHz的PWM波（假设PCLK=50MHz） ：

计算周期值： PER = (PCLK / Freq) - 1 = (50e6 / 100e3) - 1 = 499 。
计算占空比值： PH1D = PER * Duty = 499 * 0.5 = 249 （取整）。

配置步骤：

volatile uint32_t *PWM0_CFG = (uint32_t*)0x01C22008;
volatile uint32_t *PWM0_PER = (uint32_t*)0x01C22014;
volatile uint32_t *PWM0_PH1D = (uint32_t*)0x01C22018;
volatile uint32_t *PWM0_START = (uint32_t*)0x01C2200C;

// 1. 停止PWM（通过CFG或PCR）
*PWM0_CFG = 0x00000000;

// 2. 设置周期和占空比
*PWM0_PER = 499;
*PWM0_PH1D = 249;

// 3. 配置CFG：连续模式、输出极性（假设高有效）
*PWM0_CFG = 0x00000001; // 连续模式位使能

// 4. 启动PWM
*PWM0_START = 0x00000001;

3.3 高级应用：互补PWM与死区时间插入

在电机驱动和全桥开关电源中，经常需要一对互补的PWM信号来控制上下桥臂，并且必须插入一段“死区时间”，防止上下管同时导通造成短路。C6421的PWM模块本身不直接生成带死区的互补对，但我们可以利用两个PWM模块配合少量外部逻辑或软件设计来实现。

一种常见的软件方案 ：

使用一个定时器（如Timer 0）产生基础的PWM周期中断。
在中断服务程序中，根据设定的占空比和死区时间，通过GPIO手动置高/置低两个控制引脚。
为了精度，可以使用EDMA配合PWM或定时器事件来搬运一个预先计算好的GPIO输出模式序列到GPIO的数据寄存器，实现硬件级别的精确波形生成，极大减轻CPU负担。

实操心得 ：在计算死区时间对应的时钟周期数时，一定要考虑GPIO的翻转速度（见GPIO电气特性）。如果死区时间设置得过小，接近GPIO的上升/下降时间，可能会失效。通常建议死区时间至少是GPIO切换时间的数倍。

4. VLYNQ高速串行接口：芯片间互连的利器

VLYNQ是TI推出的一种高性能、低引脚数的串行互连总线，主要用于TI自家芯片之间的高速通信，比如DSP与FPGA、或DSP与另一颗DSP之间的连接。它采用串行差分或单端信号，通过数据包进行内存映射访问，对软件来说，访问远程设备就像访问本地内存一样简单。

4.1 VLYNQ核心特性与工作模式

VLYNQ的核心优势在于其 协议透明性 和 内存映射 特性。它封装了底层的物理层和数据链路层细节，向上提供的是一个简单的内存读写接口。主机设备可以通过VLYNQ直接读写从机设备的特定内存区域，甚至可以触发从机的中断，反之亦然。

它支持两种主要模式：

对称模式 ：两端设备功能对等，都可以主动发起读写操作。适合DSP-DSP协同处理。
非对称模式 ：一端为主机（Host），另一端为从机（Peripheral）。主机控制总线，发起所有访问。这是更常见的模式，比如DSP作为主机，连接一个VLYNQ接口的协处理器。

自动协商 是VLYNQ的一大亮点。物理连接后，两端设备会自动检测数据线宽度（1位、2位或4位）和时钟速率，完成链路初始化，无需软件配置物理层参数。

4.2 关键寄存器配置与地址映射设置

VLYNQ的寄存器较多，但配置链路主要关注本地控制（CTRL）、状态（STAT）和地址映射寄存器（XAM, RAMSx, RAMOx）。

初始化流程概览 ：

使能与时钟配置 ：在CTRL寄存器中使能VLYNQ模块，并配置本地时钟分频器等参数。
等待链路就绪 ：轮询STAT寄存器，直到链路状态位指示连接已建立且稳定。
配置地址映射 ：这是最关键的一步。假设DSP A（本地）要访问DSP B（远程）上从地址 0x80000000 开始的1MB内存空间。
- 在DSP A上，需要设置一个 接收地址映射窗口 。例如，使用RAMS1和RAMO1。
- RAMO1 （接收地址偏移）：设置为本地DSP A希望映射的基地址，例如 0xC0000000 。
- RAMS1 （接收地址大小）：设置为窗口大小，例如1MB ( 0x00100000 )。
- 同时，需要告诉远程设备DSP B，允许DSP A访问其 0x80000000 开始的区域。这通常需要远程设备配置其 发送地址映射寄存器（XAM） 。在非对称模式下，主机可以主动配置远程的寄存器。
访问远程内存 ：配置完成后，DSP A的软件只需读写本地地址 0xC0000000 ，其操作就会通过VLYNQ链路自动转换为对DSP B上 0x80000000 的访问。

4.3 性能优化与调试技巧

带宽计算 ：VLYNQ的带宽取决于数据线宽度和时钟频率。例如，4位数据线，时钟频率100MHz，则理论峰值带宽为 4 bits * 100 MHz = 400 Mbps （50 MB/s）。实际有效带宽会因协议开销而略低。
流控制 ：VLYNQ内置了基于信用的流控制机制，防止接收端缓冲区溢出。在大量数据传输时，要确保接收端有足够快的处理速度，否则流控制会反压发送端，降低吞吐率。
调试建议 ：
- 先查物理层 ：用示波器或逻辑分析仪检查VLYNQ_CLK和VLYNQ_TXD/RXD信号是否正常，时钟频率、幅值是否符合要求。
- 再查链路层 ：查看本地和远程的STAT寄存器，确认链路是否已建立（LINK位）、是否已同步（SYNC位）、是否有错误（ERROR位）。
- 最后验证应用层 ：配置好地址映射后，尝试进行简单的读写测试，例如向远程内存写入一个已知模式（如 0xAA55AA55 ），再读回来验证。

避坑指南 ：VLYNQ的地址映射窗口必须对齐到其大小边界。例如，一个1MB的窗口，其本地和远程的基地址都必须是1MB对齐的（地址低20位为0）。不满足对齐要求会导致映射失败或行为异常，这是最容易出错的地方之一。

5. 通用输入输出（GPIO）的灵活性与高级用法

GPIO看似简单，但在C6421上被赋予了丰富的功能，远不止简单的数字输入输出。它支持中断、DMA事件、位操作（Set/Clear），是实现人机交互、状态监控、硬件触发和快速IO控制的瑞士军刀。

5.1 GPIO功能全景：输入、输出、中断与事件

C6421的GPIO多达111个，分为7组（Bank）。最强大的是Bank 0的GP[0:7]，这8个引脚每个都能产生独立的CPU中断和EDMA事件。其他Bank则产生聚合的中断/事件信号。

关键功能寄存器解析 ：

DIR ：方向寄存器。1=输出，0=输入。
OUT_DATA ：输出数据寄存器。直接写入该寄存器控制输出电平。
SET_DATA 和 CLR_DATA ：置位和清零寄存器。这是GPIO的“原子操作”利器。向SET_DATA的某位写1，对应的GPIO输出高电平；向CLR_DATA的某位写1，则输出低电平。 读-改-写 操作在多任务环境中容易产生竞态条件，而使用SET/CLR寄存器可以避免这个问题，无需关中断。
IN_DATA ：输入数据寄存器。读取该寄存器获取引脚当前电平。
SET_RIS_TRIG / CLR_RIS_TRIG / SET_FAL_TRIG / CLR_FAL_TRIG ：分别用于设置和清除上升沿、下降沿中断触发方式。
BINTEN ：Bank中断使能寄存器。
INSTAT ：中断状态寄存器。当检测到设定的边沿事件时，对应位被置1，写入1可清除该状态位。

5.2 实战：将GPIO配置为中断输入

假设我们需要将GPIO5（Bank0）配置为下降沿触发中断，并在中断服务程序中翻转一个LED（连接在GPIO10上）。

// 寄存器定义（以Bank0为例，实际地址请查表）
volatile uint32_t *GPIO_DIR01 = (uint32_t*)0x01C67010;
volatile uint32_t *GPIO_SET_DATA01 = (uint32_t*)0x01C67018;
volatile uint32_t *GPIO_CLR_DATA01 = (uint32_t*)0x01C6701C;
volatile uint32_t *GPIO_SET_FAL_TRIG01 = (uint32_t*)0x01C6702C;
volatile uint32_t *GPIO_INSTAT01 = (uint32_t*)0x01C67034;
volatile uint32_t *GPIO_BINTEN = (uint32_t*)0x01C67008;

void GPIO_Interrupt_Init(void) {
    // 1. 配置GPIO5为输入，GPIO10为输出
    *GPIO_DIR01 &= ~(1 << 5); // GPIO5 输入
    *GPIO_DIR01 |= (1 << 10); // GPIO10 输出

    // 2. 配置GPIO5为下降沿触发
    *GPIO_SET_FAL_TRIG01 = (1 << 5); // 设置下降沿触发

    // 3. 清除可能存在的挂起中断标志
    *GPIO_INSTAT01 = (1 << 5); // 写1清除GPIO5的中断状态位

    // 4. 使能Bank0中断（GPIO5属于Bank0）
    *GPIO_BINTEN |= 0x00000001; // 使能Bank0中断

    // 5. 在CPU中断控制器中，使能GPIO Bank0对应的中断线（INT4）
    // ... 此处为CPU INTC配置代码，略 ...

    // 6. 全局中断使能
    // ... 使能全局中断 ...
}

// GPIO Bank0中断服务程序
__interrupt void GPIO_Bank0_ISR(void) {
    // 1. 检查是否是GPIO5触发的中断（通过INSTAT寄存器）
    if (*GPIO_INSTAT01 & (1 << 5)) {
        // 2. 清除GPIO5的中断状态位（写1清除）
        *GPIO_INSTAT01 = (1 << 5);

        // 3. 执行中断任务：翻转GPIO10
        static uint32_t led_state = 0;
        if (led_state) {
            *GPIO_CLR_DATA01 = (1 << 10); // 拉低
        } else {
            *GPIO_SET_DATA01 = (1 << 10); // 拉高
        }
        led_state = !led_state;
    }
    // 4. 向CPU INTC发送中断结束（EOI）信号
    // ... EOI操作 ...
}

5.3 利用GPIO触发EDMA实现高效数据搬运

这是GPIO一个非常强大的高级功能。当GPIO引脚上发生边沿事件时，不仅可以触发CPU中断，还可以直接触发EDMA（增强型直接内存访问）控制器进行一次数据搬运，完全无需CPU参与。

应用场景 ：高速ADC采样。ADC每转换完成一个数据，会通过一个GPIO引脚（如GPIO0）发出一个脉冲（上升沿）。我们可以配置该GPIO的上升沿事件去触发EDMA通道。EDMA被配置为从ADC的数据寄存器（外设地址）搬运数据到内存中的缓冲区。这样，ADC数据一到，DMA自动搬运，CPU只在缓冲区满后才介入处理，极大提高了系统效率和实时性。

配置要点 ：

配置GPIO引脚为输入，并设置所需的中断/事件触发边沿（例如上升沿）。
在EDMA控制器中，配置一个通道，将其同步事件源（ESRC）设置为对应的GPIO事件（例如 GPINT0 ）。
配置EDMA的源地址（ADC数据寄存器）、目标地址（内存缓冲区）、传输次数等。
使能该EDMA通道。
当GPIO事件发生时，EDMA自动完成一次传输。

6. 外设协同工作：构建一个数据采集与控制系统

单独理解每个外设是基础，但真正的功力体现在如何让它们协同工作。我们设计一个假设的系统：使用一个外部传感器通过GPIO中断通知数据就绪，触发EDMA将数据从某个并行接口（假设映射到特定内存区域）搬运到内部RAM，搬运完成后由EDMA触发CPU中断，CPU处理数据后，通过PWM控制一个执行机构，同时用一个定时器周期性监控系统状态。

系统架构与数据流 ：

传感器触发 ：传感器就绪信号 -> GPIO8（下降沿）-> 产生 GPINT8 事件。
数据搬运 ： GPINT8 事件 -> 触发EDMA通道0 -> 从外部数据寄存器（地址 0x90000000 ）搬运256字节到内部RAM（ 0x80000000 ）。
处理通知 ：EDMA通道0传输完成 -> 触发CPU中断 INT8 。
数据处理 ：CPU在 INT8 的中断服务程序中，对搬运到 0x80000000 的数据进行处理（如滤波、算法）。
控制输出 ：处理结果转换为PWM占空比 -> 更新PWM0的PH1D寄存器（双缓冲确保平滑）-> 控制电机或阀门。
系统监护 ：Timer 1配置为1秒周期中断，在中断服务程序中检查系统关键变量（如数据缓冲区索引、错误计数器），执行“喂狗”操作，并通过另一个GPIO（如GPIO10）闪烁LED指示系统存活。

配置中的协同要点 ：

中断优先级管理 ：EDMA完成中断的优先级应高于定时器中断，以确保数据得到及时处理。需要在CPU的INTC中合理设置。
资源共享与互斥 ：如果CPU主循环和EDMA完成中断都会访问同一个处理结果缓冲区，需要使用信号量或关中断等机制进行保护。
时序对齐 ：PWM的更新（写PH1D）最好在PWM周期开始前（通过查询状态或利用周期中断）进行，以利用双缓冲特性，避免波形出现“半周期”畸变。

7. 常见问题、调试技巧与电气特性考量

即使理解了原理和配置，在实际硬件调试中还是会遇到各种问题。下面是我总结的一些常见“坑点”和解决思路。

7.1 外设不工作的通用排查流程

时钟确认 ：这是最容易被忽略的一点！任何外设都需要时钟才能工作。首先确认：
- DSP的PLL是否已正确配置并锁定？
- 该外设的模块时钟（例如 SYSCLK3 对于GPIO）是否被使能？相关时钟控制寄存器（如 PSCCR ）配置是否正确？
- 对于定时器/PWM，选择的时钟源频率是多少？计算周期值时是否用了正确的频率？
电源与复位 ：确认芯片的电源稳定，复位信号已释放。测量相关电源引脚电压是否在容差范围内。
引脚复用 ：C6421的很多引脚是复用的。你使用的GPIO、PWM输出、VLYNQ数据线，是否通过引脚复用控制器正确配置为了所需的外设功能模式？而不是默认的GPIO或其他功能。
寄存器配置顺序 ：有些外设有严格的配置顺序。例如，配置定时器时，通常应先停止定时器（TCR.ENAMODE=00），再写周期寄存器，最后重新使能。PWM模块也可能需要先禁用再配置。
中断相关 ：
- 外设本身的中断是否使能？（如定时器的TCR.INTEN位，GPIO的BINTEN寄存器）
- CPU中断控制器（INTC）中，对应的中断线是否已映射并使能？
- 全局中断是否已开启？
- 中断服务程序（ISR）的入口地址是否正确设置到了中断向量表？
- 最重要 ：中断服务程序结束前，是否清除了 外设内部 的中断标志位（如定时器的TCR.INTFLG，GPIO的INSTAT）？是否向INTC发送了**中断结束（EOI）**命令？只做一项都会导致中断只触发一次。

7.2 电气特性与PCB设计注意事项

数据手册中的电气参数表（如Table 6-70, 6-83）不是摆设，它们直接关系到硬件设计的成败。

GPIO速度限制 ：Table 6-84指出，GPIO输出高/低电平的最小脉冲宽度为 2C ，其中C是SYSCLK3的周期。如果SYSCLK3=100MHz（C=10ns），则GPIO能稳定输出的最小脉冲宽度是20ns。这意味着你无法用软件翻转GPIO来产生高于50MHz（周期20ns）的方波。对于高频信号，必须使用专用的外设如PWM或通过EDMA驱动。
VLYNQ布线要求 ：VLYNQ是高速串行接口，对PCB布线有严格要求：
- 等长：VLYNQ_CLK与VLYNQ_TXD/RXD数据线之间，以及数据线彼此之间，应尽量保持等长，误差建议控制在几十mil以内，以减少时序偏移。
- 阻抗控制 ：需要做单端或差分阻抗控制（通常50欧姆单端或100欧姆差分），并与驱动器的输出阻抗、接收器的输入阻抗匹配。
- 远离干扰源 ：布线应远离晶振、开关电源、高速数字总线等噪声源。
未用引脚处理 ：未使用的GPIO引脚，如果悬空，可能会因感应噪声而随机翻转，导致不必要的功耗增加甚至闩锁效应。最好在软件初始化时将其设置为输出并驱动到一个固定电平（高或低），或者在硬件上通过上下拉电阻固定其电位。

7.3 性能优化技巧

使用EDMA解放CPU ：如前所述，将GPIO事件、定时器事件与EDMA关联，让数据搬运自动化，是提升系统性能最有效的手段之一。
合理选择中断与轮询 ：对于实时性要求极高的快速事件（如高速采样触发），必须用中断。对于状态查询等非实时任务，轮询可能更简单，且避免了中断上下文切换的开销。
寄存器位操作技巧 ：C6421是32位处理器，对32位寄存器的读写是原子的。在操作像GPIO_SET_DATA这种寄存器时，直接写入需要改变的位对应的掩码即可，无需“读-改-写”。例如，要置位GPIO10和GPIO11，只需 *GPIO_SET_DATA01 = (1<<10) | (1<<11); 。
利用Cache ：如果CPU需要频繁处理由外设（通过EDMA）写入的数据缓冲区，确保该缓冲区所在的内存区域被配置为Cacheable，并注意处理好Cache一致性（在DMA写入后，使CPU Cache中对应区域无效；在CPU处理完准备让DMA读出前，将Cache写回）。

标签

#TMS320C6421 #DSP #定时器