【教程4＞第2章＞第21节】软解调讲解2——FPGA开发,以16QAM为例

1]张力,施玉松,姜建,等.OFDM系统中改进的16QAM软判决解调算法[J].现代电子技术, 2012, 35(3):4.DOI:10.3969/j.issn.1004-373X.2012.03.033.在上一个课程，我们完成了16QAM软解调各个子模块的设计，下面我们将定义一个顶层模块，调用16QAM软解调的各个子模块。最后，根据计算的差值，计算软信息，即MATLAB程序中的。下面我们对上述模块的功能做详细的介绍。

该技术结合了16种相位和振幅的调制方式，通过软判决算法对接收信号进行解调，16QAM软解调的系统原理是将接收到的16QAM调制信号转换为软判决结果，从而恢复原始数据。在16QAM软解调中，接收信号经过采样后，通过比较采样值和16个调制点的距离，选择最近的调制点作为解调结果。总结而言，16QAM软解调是一种通过比较采样值与调制点的距离，选择最近的调制点来解调接收信号的方法。设接收信号的采样值为$r$，我们需要通过比较$r$与16个调制点的距离，选择最近的调制点。接收信号经过抽样过程，得到采样值$r$。

通过上面的几个小节，我们得到了如下子模块：再下一个课程中，我们将定义64QAM软解调顶层函数调用这些子模块。

该技术结合了16种相位和振幅的调制方式，通过软判决算法对接收信号进行解调，16QAM软解调的系统原理是将接收到的16QAM调制信号转换为软判决结果，从而恢复原始数据。在16QAM软解调中，接收信号经过采样后，通过比较采样值和16个调制点的距离，选择最近的调制点作为解调结果。总结而言，16QAM软解调是一种通过比较采样值与调制点的距离，选择最近的调制点来解调接收信号的方法。设接收信号的采样值为$r$，我们需要通过比较$r$与16个调制点的距离，选择最近的调制点。根据索引i，确定接收信号对应的调制符号。

本文介绍了基于FPGA的16QAM通信系统设计，包含16QAM软解调、帧同步、卷积编码和维特比译码等模块。系统采用正交调幅法实现16QAM调制，每4比特映射为一个星座点。接收端通过相干解调和软判决算法恢复数据，并采用帧同步技术识别数据帧起始位置。系统还实现了(2,1,7)卷积编码和维特比译码以提升性能，在AWGN信道下测试了不同SNR条件下的误码率。Verilog程序提供了完整的硬件接口设计，可应用于数字通信系统中。参考文献和完整代码可通过博客获取。

本文介绍了一种基于FPGA的16QAM软解调通信系统实现方案，该系统集成了卷积编码和维特比译码功能。系统包含16QAM调制/软解调模块、帧同步模块、AWGN信道模块和误码统计模块，支持SNR参数在线配置。硬件测试采用Xilinx FPGA开发板，通过ILA在线采集数据验证功能。文章详细阐述了16QAM调制解调原理、帧同步机制和卷积编解码算法，并提供了Verilog程序接口定义。针对不同开发板给出了移植方法，最后给出了获取完整算法代码的方式。该系统实现了完整的数字通信链路，具有较高的实用价值。

16QAM信号在接收端经过信道传输后，会受到噪声干扰和可能的相位偏移。接收信号y(t)可以表示为：其中，x(t)是原始的16QAM信号，I(t)和Q(t)分别是信号的同相分量和正交分量，fc​是载波频率。将每个采样点y[k]投影到最近的星座点上。这一步通常通过计算最小欧几里得距离实现，即对于每个y[k]，找到一个星座点y^​[k]使得：一旦找到最近的星座点，就可以根据该点的坐标恢复出原始的4比特信息。16QAM解调过程涉及复杂的信号处理步骤，包括匹配滤波、同步、星座映射和判决。

该技术结合了16种相位和振幅的调制方式，通过软判决算法对接收信号进行解调，16QAM软解调的系统原理是将接收到的16QAM调制信号转换为软判决结果，从而恢复原始数据。在16QAM软解调中，接收信号经过采样后，通过比较采样值和16个调制点的距离，选择最近的调制点作为解调结果。总结而言，16QAM软解调是一种通过比较采样值与调制点的距离，选择最近的调制点来解调接收信号的方法。设接收信号的采样值为$r$，我们需要通过比较$r$与16个调制点的距离，选择最近的调制点。接收信号经过抽样过程，得到采样值$r$。

本文摘要：FPGA开发的核心在于硬件思维，需遵循三大纪律：1)位宽意识，避免隐式截断/扩展，确保接口位宽匹配；2)逻辑确定性，if-else写法直接影响电路结构，应明确条件优先级或互斥性；3)系统拓扑正确性，模块连线等同物理导线，需确保协议一致并处理跨时钟域。

摘要：Xilinx Vitis Core Development Kit 2025.2.1是AMD赛灵思推出的统一异构计算开发平台，支持FPGA、Zynq和Versal全系列芯片开发。该版本整合硬件逻辑、嵌入式软件、AI加速和系统调试工具链，提供协同开发环境，修复了前代缺陷并优化流程。主要增强包括AI引擎数据类型扩展、DSP库函数升级、仿真验证改进及IDE功能强化。适用于工业自动化、边缘AI、通信射频等多个领域，支持Windows和Linux系统，要求多核CPU、16GB以上内存和40GB存储空间。2025

通过仿真观察b通道的10bit数据是否有354、0ab、354这一组固定的数据。在HDMI_TX中，把8bit的RGB数据通过encoder模块转化为10bit数据，再通过serializer模块把10bit数据转化为1bit数据，经过OBUFDS转化为差分信号输出送给HDMI_IN模块用作仿真。HDMI_TX模块需要clk_1x和clk_5x的时钟，所以在HDMI_OUT模块中使用PLL配置输入的时钟sclk，输出一个周期为原时钟五倍的时钟clk_5x和一个周期不变的时钟clk_1x。

STM32H743 与 FPGA 通过 FMC（Flexible Static Memory Controller）接口通信是一种高效、常见的异构系统互联方案，尤其适用于需要高速、大容量数据交换的场景，如工业控制、高速数据采集和信号处理。STM32H743 的 FMC 是一个高度灵活的静态存储器控制器，原本设计用于连接 NOR Flash、SRAM、NAND Flash 等存储器。

Agilex5 SoC FPGA HPS中断响应开发指南 本文详细介绍了基于DE25-Nano开发板的Agilex5 SoC FPGA中HPS端响应FPGA中断的完整流程。系统采用GIC-600中断控制器架构，支持三类中断：核间中断(SGI)、私有外设中断(PPI)和共享外设中断(SPI)。

本文针对Intel Cyclone系列FPGA中RGMII千兆接收设计的常见问题进行技术解析。文章指出工程师常踩的三大坑点：直接使用negedge寄存器、混淆invert_input_clock参数含义、误用PLL双相时钟模拟DDR采样。通过对比ALTDDIO_IN IP与底层DDIO原语的关系，详解了硬件本质与工程风险，指出直接使用negedge寄存器会导致时序恶化，而PLL双时钟方案虽然可行但时序收敛难度大。文章给出四种实现方案对比，推荐量产项目优先采用ALTDDIO_IN IP方案，并提供了完整的SD

GPU Direct RDMA 允许 FPGA绕过 CPU 和系统内存，通过 PCIe 总线直接与 GPU 显存进行数据交换。传统路径: FPGA ──DMA──→ CPU内存 ──cudaMemcpy──→ GPU显存 (2次拷贝)GPU Direct: FPGA ──PCIe DMA──→ GPU显存 (1次拷贝, 零CPU参与)优势数据支撑高性能H100 峰值 7.37 GB/s (达 PCIe 极限 93.5%)，帧率 6600+ fps。

常用于以太网的网口线有、RJ11 接口（电话线接口）、SC 光纤接口等。

Xilinx Zynq7000系列FPGA纯verilog图像缩放，串口上位机动态调整缩放分辨率，提供4套工程源码和技术支持

客户对产品有远程升级的需求，工程师使用的是AG10K/AG16K型号的AGM FPGA，额外增加模拟开关以实现JTAG烧录模式与ARM AS配置模式的切换。 通过JTAG烧录，Supra软件提示烧录成功，但是FPGA未能正常启动。经检查模拟开关硬件电路设计无误、通信链路正常，进行AS配置时，SPI FLASH的时钟与数据持续有信号，FPGA始终无法完成配置，也不能正常启动工作。 面对此场景，你该如何应对呢