本文介绍如何在FPGA中使用Verilog进行小数运算，包括加法和乘法。通过24位数据表示小数，其中8位表示整数，16位表示小数。加法直接相加，乘法则需处理小数和整数部分。通过Verilog代码和仿真验证了计算的正确性。
---------------------------------------------------------------------------------------
目录
1.软件版本
vivado2019.2
2.本算法理论知识
在FPGA中，数据都是以二进制形式存在的，那么如何通过verilog来实现小数运算呢？在本课程中，将介绍小数在FPGA的计算方式。以加法和乘法为案例对小数运算进行介绍。我们假设一个二进制数据的位宽为24位，使用高8位来表示小数的整数部分，低16位来表示小数的小数部分。如下图所示：
其中，小数部分位宽为16bit，那么小数可以通过二进制来表示，例如：
24'b00000000_11111111_11111111可以表示为小数0.9999。
24'b00000001_00000000_00000000表示为为整数1。
24'b00000011_00100000_00000000表示为小数3.125，其中小数部分0.125其计算过程为2^14/2^17得到
订阅专栏 解锁全文
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
