clear;close all
fc=1/4;fs=5/16; %输入给定指标
Rp=3;As=60;Fs=2;
f=[fc,fs];m=[1,0]; %计算remezord函数所需参数
本文详细介绍了如何使用FPGA设计基于remez算法的FIR数字滤波器,从Matlab仿真到Verilog实现,探讨了采用移位代替乘法运算的优化方法,并分析了滤波器的性能。通过实例展示了滤波器设计过程,包括参数设置、系数转换和Verilog代码实现。最后,讨论了小数乘法器在设计中的作用和仿真结果,为FPGA上的数字信号处理提供了实用的设计思路。
想深耕嵌入式?这个专辑值得收藏
MCU、FPGA、工控、传感器一站式学习,实战项目直接抄
clear;close all
fc=1/4;fs=5/16; %输入给定指标
Rp=3;As=60;Fs=2;
f=[fc,fs];m=[1,0]; %计算remezord函数所需参数
想深耕嵌入式?这个专辑值得收藏
MCU、FPGA、工控、传感器一站式学习,实战项目直接抄
1万+

被折叠的 条评论
为什么被折叠?