手把手教你学Simulink——PWM 整流器在电网电压不平衡下的正负序分离控制仿真

本篇目标（典型 11kW 三相 VSR）：

正常：380V LL / 50Hz → 平衡

不平衡故障：A 相跌至 0.6pu（228V LL），B/C 正常 持续 0.3s

控制策略：双 dq 解耦（正序 + 负序各一套 PI）

正序（PLL 锁正序 αβ→dq）

负序（αβ → dq 用 θ + 180° 电角）

直流侧：抑制 100Hz 纹波（双 PI 抵消）

对比：

❌ 不做分离（仅正序控制）→ 100Hz 纹波大、电流畸变

✅ 正负序分离 → 纹波大幅抑制

观测：va,vb,vc,ia,ib,ic,Vdc,2f纹波

基于 Simulink + Simscape Electrical（Three-Phase Source+ Universal Bridge+ 双 Clarke/Park + SVPWM）

二、电网不平衡下的序分量理论（简）**

三相电压（abc）可分解为：

vabc=vabc++vabc−+vabc0

零序（0 序）：三相同幅同相（三线制无通路 ⇒ 0）
正序（+）：ABC 序，幅 V+
负序（-）：ACB 序，幅 V−

αβ 下的正负序分离（时域）：

[vα+vβ+]=21([vαvβ]+[vα(t−T/4)−vβ(t−T/4)])

[vα−vβ−]=21([vαvβ]−[vα(t−T/4)−vβ(t−T/4)])

其中 T/4=1/(4f)=5ms（50Hz）。

更常用 二阶广义积分器（SOGI） 或 双同步参考系（DSRF） 实现（下文用延时法教学）。

三、关键参数**

参数	值
VLL_rms（正常）	380 V
不平衡注入	A 相 × 0.6（228V LL）@0.2~0.5s
Vdc_ref	800 V
Lac	2 mH
Cdc	2200 µF
fsw	10 kHz
电压 PI	Kpv=1.0,Kiv=20
电流 PI（正序）	Kpi=0.4,Kii=400
电流 PI（负序）	Kpn=0.2,Kin=200（抑 2f 纹波）
仿真 Ts	2e‑7（电），Ctrl Ts=1e‑5

四、Simulink 建模（手把手）**

4.1 Step 1️⃣ —— 三相 PWM 整流器功率级（同前篇）

Three-Phase Source（380V LL, 50Hz）→ 每相串 Lac=2mH
Universal Bridge（IGBT/Diode, 3 arms）→ DC±
DC → Cdc=2200µF→ R_load（20Ω）
量测：va,vb,vc（AC 端），ia,ib,ic,Vdc

4.2 Step 2️⃣ —— 不平衡电网注入（Fault 模型）

方法：三个 AC Voltage Source独立控制幅值

相	正常幅值	故障幅值（0.2~0.5s）
A	380 V LL	228 V（× 0.6 pu）
B	380 V LL	380 V
C	380 V LL	380 V

用 Repeating Sequence或 Step× 3 控制各相幅值
或：3× AC Voltage Source→ Amplitude 端口接 From Workspace（预生成 0.6pu 时段）

✅ Scope 验证：va0.2s 后幅值 × 0.6 ✔

4.3 Step 3️⃣ —— 正序 PLL（锁相到正序）

Clarke(va,vb,vc→ vα,vβ)
正序提取（初版可用简单延时法）：
- vα+(t)=½[vα(t)+vα(t−T/4)]
- vβ+(t)=½[vβ(t)−vβ(t−T/4)]
- T/4=0.005s（50Hz）
PLL（Synchronous Reference Frame）：
- Input = vα+,vβ+
- Output = θ+（正序电角）

用 Unit Delay（5ms 延迟）实现 v(t−T/4)。

4.4 Step 4️⃣ —— 负序提取（关键！）

αβ 延时法：

v_alpha_minus = 0.5 * (v_alpha - v_alpha_delayed);
v_beta_minus  = 0.5 * (v_beta  + v_beta_delayed);  // sign flip!

负序旋转方向相反 → Park 变换用 θ−=θ++π（电角 180° 偏移）
即：负序 dq 变换使用 θ++π

4.5 Step 5️⃣ —— 双 dq 电流控制（核心架构）

■ 正序 dq（主控制）

Park(iα,iβ,θ+) → id+,iq+
电压 PI → idref+（稳压），iqref+=0
电流 PI → vd+ref,vq+ref（含解耦 ±ωL）

■ 负序 dq（纹波抑制）

Park(iα,iβ,θ++π) → id−,iq−
目标：id−ref=0,iq−ref=0（消除负序电流 ⇒ 抑制 2f 纹波）
电流 PI（轻量）→ vd−ref,vq−ref

4.6 Step 6️⃣ —— 电压合成 + SVPWM

反 Park（正序）：vd+ref,vq+ref→ vα+ref,vβ+ref（用 θ+）
反 Park（负序）：vd−ref,vq−ref→ vα−ref,vβ−ref（用 θ++π）

叠加：

[vαrefvβref]=[vα+refvβ+ref]+[vα−refvβ−ref]

→ Space Vector PWM（10kHz）→ Gate 信号

4.7 Step 7️⃣ —— 运行 Scenario

时间	事件
0~0.2s	平衡电网，稳态
0.2~0.5s	A 相跌至 0.6pu（不平衡）
>0.5s	恢复平衡

Scope 观测：

va,vb,vc（验证不平衡 ✔）
ia,ib,ic（对比有无负序控制）
Vdc（看 100Hz 纹波幅值）
id+,iq+,id−,iq−

五、结果解读（典型）**

✅ 正常（0~0.2s）

ia,ib,ic正弦、对称、PF≈1 ✔
Vdc≈800V，纹波极小（仅开关频率 10kHz）

✅ 不平衡（0.2~0.5s）—— ❌ 无负序控制

指标	值
ia畸变	明显（含负序分量）
ib,ic	微畸变
Vdc纹波	≈ 20~40V pp @ 100Hz
THD	↑ 明显（含 150Hz 负序分量）

原因：负序电压 → 若仅正序 PI 控制 → 负序电流无法抑制 → 2f 功率脉动 → Vdc 纹波

✅ 不平衡（0.2~0.5s）—— ✅ 有正负序分离控制

指标	值
ia畸变	显著改善（负序电流被主动抵消）
id−,iq−	控制到 ≈ 0 ✔
Vdc纹波	↓ 60%~80%（≈ 5~10V pp） ✔
THD	回到 < 8~10%（满足 IEC 61000‑3‑12 暂态）

✅ 负序控制有效抑制 100Hz 纹波 ✔

✅ 恢复（>0.5s）

电网恢复平衡 → 负序分量自然 → 0
id−,iq−→ 0 ✔
Vdc恢复 800V ± 小纹波 ✔

六、常见坑 & 调试**

现象	原因	Fix
负序消不掉 / 振荡	负序 PI 增益太高	降 Kpn,Kin（负序轻量即可）
θ 错（正序锁到负序）	延时法受谐波影响	用 SOGI / DSRF（更鲁棒）
Vdc 纹波仍大	负序 PI 未真正生效	检查负序 Park 是否用 θ+π
电流畸变严重	不平衡度大（>0.3pu）	降 idref+（限流）
恢复慢	电压 PI 未饱和回	加 Anti‑windup

七、工程注意点**

实因素	Sim 处理
真实电网不平衡	用 `Three-Phase Fault`块（Line‑to‑Ground）
SOGI / DSRF	替换延时法（二阶传递函数 → 正交输出）
电网码要求	IEEE 1547 / IEC 61400‑21（低电压穿越 LVRT）
暂态大电流	限 idref+幅值（例 ±50A）
逆变器侧	同法用于并网逆变器不平衡控制