- 1.当一个乘法器需要10个cycle才能完成计算任务,对其需要设置multicycle,setup会设置为10,hold设置为()
A.9
B.不需要设置
C.10
D.1
作答:A
creat_clock -period 25.000 -name -CLK [get_ports clk_in]
set_muticycle_path 10 -setup -end -from[get_pins DFF0/C] -to[get_pins DFF1/D]
set_muticycle_path 9 -hold -start -from[get_pins DFF0/C] -to[get_pins DFF1/D]
- 2.以下工艺器件中,电阻值的最大的是()
A. AA
B. Contact
C. Poly
D. VIA
作答:C。AA:有源区;Contact:接触孔;Poly:栅极,接触电阻大;Via:通孔
不懂原因,查的别人的解析。
- 3.当clock的周期是10ns,对于模块的input需要添加input delay,假设外部延迟是6ns,内部延迟是4ns,那模块的input delay需要设置为()
A. 5ns
B. 6ns
C. 4ns
D. 10ns
作答:B
set_input_delay -clock sysclk -max 4 [get_ports clkin]
set_input_delay -clock sysclk -min 2 [get_ports clkin]


7853

被折叠的 条评论
为什么被折叠?



