C语言学习日记 · 内存与内存对齐篇

原创于 2026-08-24 16:20:41 发布 · 91 阅读

本内容遵循CC 4.0 BY-SA版权协议

本次学习串联了从硬件到语法的完整知识链：梳理了位 / 字节的基础单位、内存硬件的分层结构、CPU 读取内存的底层机制，最终落地到 C 语言结构体内存对齐的规则演算，理解了对齐规则并非单纯的语法约定，而是软件对硬件限制的适配。

严格区分大小写：小写b代表 bit 位，大写B代表 Byte 字节，二者相差 8 倍。

1 Byte = 8 bit
1 KB = 1024 Byte
1 MB = 1024 KB
1 GB = 1024 MB

注：硬件厂商常使用十进制计量（1GB=1000MB），但编程、操作系统底层一律按 1024 计算。

内存是分层组织的硬件系统，从宏观到微观层级如下：

主板层级：通道（Channel）
一块主板通常支持多通道（如主流双通道），每个通道可插入多根内存条；双通道可并行读写，直接提升内存带宽。
内存条层级：DIMM（内存条）
一根物理内存条就是一个 DIMM，通常正反两面各有一组存储阵列，称为Rank。
Rank 层级：内存颗粒（Chip）
一个 Rank 由多颗内存颗粒（chip / 显存颗粒）组成，例如图中一个 Rank 包含 4 颗颗粒。
颗粒内部：Bank 与存储单元
- 每颗颗粒内部划分多个 Bank，是内存寻址的内部单元；
- 重要勘误：不是每个 Bank 存 1bit，而是每个存储单元格存放 8bit（1 字节），每次从一个 Bank 中读出 8bit 数据。
- 对应图中问题解答：一个 4 字节的 int32 数据，会拆分成 4 个独立字节，分别存放在对应的存储单元中，并非整体存放在单颗颗粒里。

CPU 通过地址总线和数据总线访问内存，总线位数决定了访问粒度，这是内存对齐的根本来源：

地址总线位数是硬件成本与性能的平衡，不可能做到 “任意地址读取任意长度”，这种寻址的 “不自由”，就是内存对齐的底层硬件原因。

以 64 位 CPU 读取 int64（8 字节）为例：

对齐存放：变量起始地址是 8 的倍数，数据完整落在一个 8 字节读取块内，CPU 只需 1 次内存读取即可拿到完整数据。
不对齐存放：变量跨两个 8 字节块存放，CPU 需要执行 2 次内存读取，再拼接数据才能得到完整值，访问效率大幅下降；部分嵌入式硬件架构甚至会直接触发硬件异常。

内存对齐是编译器自动执行的内存布局规则，目的是适配 CPU 读取特性，保证访问效率。

示例结构体：

struct T {
    char a;     // 1字节
    long b;     // 8字节
    int c;      // 4字节
    short d;    // 2字节
};

逐成员布局计算：

成员 a：起始偏移 0，占 1 字节，结束于偏移 0；
成员 b：自身 8 字节，要求起始地址是 8 的倍数。下一个可用地址是 1，不满足条件，因此填充 7 字节 padding（偏移 1-7）；b 从偏移 8 开始，占 8 字节，结束于偏移 15；
成员 c：自身 4 字节，下一个地址 16 是 4 的倍数，满足条件。c 从偏移 16 开始，占 4 字节，结束于偏移 19；
成员 d：自身 2 字节，下一个地址 20 是 2 的倍数，满足条件。d 从偏移 20 开始，占 2 字节，结束于偏移 21。

整体对齐校验：结构体最大成员为 8 字节，当前总大小 22 字节，不是 8 的倍数。因此在末尾填充 2 字节 padding，最终总大小为 24 字节。