创龙基于Xilinx Artix-7系列FPGA处理器的Micro SD卡、RS485

基于XC7A100T的PCIe 千兆以太网开发平台 一、板卡概述 本板卡采用Xilinx公司的Artix7系列的XC7A100T-2FGG484芯片作为主处理器。包含双路千兆光纤网络，双组DDR，PCIeX1V1.1接口，板卡设计满足工业级要求。 二、功能和技术指标： 板...

此款开发板采用核心板+扩展板的模式，方便用户对核心板的二次开发利用。FPGA使用的是Xilinx公司的ARTIX-7系列的芯片，型号为XC7A100T-2FGG484I。在核心板使用了2片MICRON公司的MT41J256M16HA-125 DDR3芯片，组合成32bit的数据总线宽度。1个128Mb的QSPI FLASH用来静态存储FPGA芯片的配置文件或者其它用户数据。底板为核心板扩展了丰富的外围接口，其中包含PCIe、千兆以太网、HDMI输入输出接口等等。

IP核之PLL实验

基于XC7A100T的PCIe千兆电口以太网收发卡 一、概述 本板卡系我公司自主研发，采用Xilinx公司的Artix7系列的XC7A100T-2FGG484芯片作为主处理器。板卡设计满足工业级要求。 二、板卡技术指标 ...

Arty A7-100T是一款即用型开发平台，配合Xilinx的Artix-7™现场可编程门阵列（FPGA）设计。它专门被设计用作MicroBlaze软处理系统。在这种情况下使用时，Arty是个非常灵活的处理平台，能够适应任何您的项目需要。与其他单板计算机不同，Arty绝不仅仅是一个功能单一的处理外设。它自带功能强大的通信配置，具有包括UART，SPI，IIC和以太网，还带有十二个32位的定时器。此外，凭借普遍流行的扩展接头（Arduino™R3接头和我们的Pmod™接头），Arty将成为您项目工具...

NEXYS4_DDR迪芝伦XC7A100TCSG324-1型，VGA接口显示彩条

JTAG下载器接口 可以通过JTAG接口(CON2)烧写程序和进行调试。CON2接口包含了完整14pin JTAG标准信号，硬件及引脚定义如下图： 图 7 图 8 LED指示灯 核心板上有，1个是供电指示灯LED0，2个用户指示灯(LED1～LED2)，硬件如下图： 图 9 开发板具有1个供电指示灯LED0，4个用户指示灯，它们分别是LED1、LED2、LED3、LED4，硬件及引脚定义如下图： 图 10 图 11 ...

PCB模块化设计07——Micro SD卡/TF卡PCB布局布线设计规范

TLZ7xH-EVM是一款由创龙基于SOM-TLZ7xH核心板设计的开发板，底板采用沉金无铅工艺的6层板设计，为用户提供了SOM-TLZ7xH核心板的测试平台，用于快速评估核心板的整体性能。 SOM-TLZ7xH引出丰富的资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。 基于创龙提供的丰富Demo程序，用户可同时实现硬件编程和...

Micro SD卡 CON8是Micro SD卡接口，主用于外接大容量数据存储，硬件及引脚定义如下图： 图 33 图 34 RS485 CON5为RS485串口，使用3位接线端子。硬件及引脚定义如下图： 图 35 图 36 HDMI CON12和CON13为HDMI接口，每路最高支持输入/输出1080P60。硬件及引脚定义如下图： 图 37 图 38 图 39 S...

SD/MicroSD CARD PCB布局布线设计指南 本文主要讲解SD CARD接口的PCB设计，通过理论分析以及案例的解剖，给大家呈现有条有理的观点，希望大家看了此文章能轻松的应对各种SD CARD方案的PCB设计。 前言 SD 存储卡是为满足新近出现的视频和音频消费电子设备对于安全，容量，性能和环境的需求而设计的。SD 存储卡的物理参数，引...

TL138/1808/6748-EVM是广州创龙基于SOM-TL138/1808/6748核心板开发的一款开发板。由于SOM-TL138/1808/6748核心板管脚兼容，所以此三个核心板共用同一个底板。开发板采用核心板+底板的设计方式，尺寸为18cm*13cm，它主要帮助开发者快速评估核心板的性能。 核心板采用高密度6层板沉金无铅设计工艺，尺寸为55mm*33mm，板载3路转换率很高的DC-D...

NEXYS4_DDR迪芝伦XC7A100TCSG324-1型，串口RS232（野火）

一直在看例程 ，但现例程中没有时钟的配置程序，一开始也没有在意，现在把例程都试差不多了，反回来想想，有点费解。 由于没有看视频，今天发现视频里有一节是讲时钟的，就下载下来看成了一下。还是挻详细的。 原来时钟的配置在gel文件中。 根据视频的讲解，做了下面两张图，算是把时钟部分的要点总结一下，再深入就是研究DSP的了，而我们这些只是会用就行了。 以下是两个时钟PLL0与PLL1的产生。