Makefile是一个文本文件，用于定义自动化编译规则，提高软件开发效率。编译过程包括预处理、编译、汇编和链接四个步骤。Makefile规则包括目标(Target)、依赖(Dependency)和命令(command)，通过tab键触发命令执行。了解Makefile的编写规则，如变量声明、预定义变量的使用，能有效管理项目编译过程。
一、什么是Makefile？
通俗来说，Makefile就是一个文本形式的文件，其中包含一些规则告诉make编译哪些文件以及怎样编译这些文件。然后通过make命令来逐步执行Makefile定义好的编译规则。
Makefile带来的最大的好处就是：" 自动化编译 "，一旦写好了Makefile，只需要一个make命令，整个工程完全自动编译，极大的提高了软件项目开发的效率。
二、深入了解程序编译的过程
编译过程包括四个步骤：
（1）、 预处理阶段，包括以下步骤：
<a>、展开所有代码
<b>、执行命令：
gcc -E hello.c hello.i
即只执行预处理步骤，生成hello.i文件
<c>、处理所有#define，展开所有的宏
<d>、处理所有条件编译指令#ifndef、#ifdef、#endif、#if、#elif、#else等
<e>、处理#include预编译指令
< f>、删除所有的注释// 和 /**/
<g>、添加行号以及文件标识，用于调试
（2）、编译阶段，包括以下步骤：
<a>、编译过程就是把预处理完的文件进行一系列的词法分析，语法分析，语义分析及优化后生成相应的汇编代码
<b>、执行命令：
gcc -S hello.i -o hello.s
将预处理后的文件hello.i 编译，生成hello.s文件
（3）、汇编阶段，包括以下步骤：
<a>、通过汇编器将编译阶段产生的汇编代码转变成机器可以执行的命令，每一个汇编语句几乎都对应一条机器指令
<b>、执
扫一扫
1万+
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
