Verilog 任意分频器设计

最新推荐文章于 2026-05-15 11:23:21 发布

原创

最新推荐文章于 2026-05-15 11:23:21 发布 · 3.1k 阅读

标签

#fpga开发

本文探讨了在实际工程中如何利用FPGA的时钟管理器进行分频，同时对比了使用Verilog HDL设计分频电路的优势。介绍了偶分频和奇分频的原理，以及通过计数器实现的具体代码实例。对于性能要求不高的场合，FPGA时钟管理器提供了简单且资源高效的解决方案。

实际工程中要产生分频时钟一般采用FPGA的时钟管理器来进行分频、倍频，通过设置一下IP核中的参数即可，这样做有很多别的方法（例如：直接用Verilog HDL设计分频电路）达不到的效果，产生时钟的质量也更好，因此，一般而言，也推荐这种方法，但这并非意味着直接用Verilog HDL设计分频电路一无是处，毫无用途。

如果对时钟的性能要求不高，我就自然就可以用这种方法产生分频时钟，这样就只消耗了少量的资源而实现了时钟的分频要求，我们把这种设计叫做分频器设计。

偶分频

偶分频电路，一般做法是通过计数器计数。如要实现10分频（计数器从0开始计数），则计数上限为（10 - 1）= 9，达到计数值（10/2 - 1）= 4，后输出时钟取反同时计数器继续累加1，知道计数器达到（10 - 1）= 9，输出时钟再次取反。（也可在计数器到4时清零，计数上限为4）

例如N分频(N为偶数)，用计数器计数基准时钟周期个数cnt（cnt初值为0），计数上限为（N/2- 1 ），当cnt为（N/2- 1 ）时候，分频时钟翻转一次，同时cnt清零，继续计数。

	//偶分频
	always @ (posedge clk or negedge rst_n) begin 
		if(!rst_n) begin
			clk_even_cnt <= 0;
			clk_even <= 1'b0;
			end
		else if(clk_even_cnt == CLK_DIV/2 - 1) begin 
			clk_even_cnt <= clk_even_cnt + 1'b1;
			clk_even <= ~ clk_even;
			end
		else if(clk_even_cnt == CLK_DIV - 1) begin 
			clk_even_cnt <= 0;
			clk_even <= ~ clk_even;
			end
		else begin 
			clk_even_cnt <= clk_even_cnt + 1'b1;
			clk_even <= clk_even;
			end
		end