【工具应用笔记】ISE14.7开发基础流程 [FPGA章节]

原创已于 2025-03-16 21:39:17 修改 · 2.5k 阅读

28 ·

本内容遵循CC 4.0 BY-SA版权协议

标签

#fpga开发

于 2021-10-17 22:47:25 首次发布

工具使用笔记专栏收录该内容

14 篇文章

订阅专栏

本文详细介绍了如何使用Xilinx S6黑金开发板通过Verilog HDL实现LED灯的点灯控制，每秒周期性地切换四个LED灯的状态，从0000到1111循环。步骤包括驱动逻辑设计、工程配置、引脚约束和烧录验证。

硬件电路以黑金开发板（xilinx-S6）为例，项目是点灯试验。

1 明确驱动对象

led灯：简单的开（1）关（0）逻辑

2 明确驱动管脚

驱动逻辑：高（1）点亮，低（0）熄灭

3 驱动逻辑

`timescale 1ns / 1ps

module led_driver
(
    input sys_clk,    //50Mhz , 20ns

    output led0,
    output led1,
    output led2,
    output led3
);

reg [31:0] cnt = 'd0;
reg [4:0] cnt_1s = 'd0;

always@(posedge sys_clk)
begin
    if(cnt < 32'd50000000)
        cnt <= cnt + 1'b1;
    else
    begin
        cnt <= 32'd0;
        cnt_1s <= cnt_1s + 1'd1;
    end

end

assign led0 = cnt_1s[0];
assign led1 = cnt_1s[1];
assign led2 = cnt_1s[2];
assign led3 = cnt_1s[3];


endmodule

4 新建工程

建立新工程

工程命名及路径

芯片选型

工程设置设置预览

添加文件

设置源文件的文件类型、名称、路径

预览设置

设置约束文件的文件类型、名称、路径

预览设置

一般端口定义：

NET “端口名称” LOC = 引脚编号 | IOSTANDARD = “电压” ；

时钟端口定义：

NET "端口名称" LOC = 引脚编号 | TNM_NET = sys_clk_pin;

NET "sys_clk" LOC = T8 | TNM_NET = sys_clk_pin;

NET led0 LOC = P4 | IOSTANDARD = "LVCMOS33";
NET led1 LOC = N5 | IOSTANDARD = "LVCMOS33";
NET led2 LOC = P5 | IOSTANDARD = "LVCMOS33";
NET led3 LOC = M6 | IOSTANDARD = "LVCMOS33";

生成器件可识别文件

（1）进行“综合”（Synthesize）操作