PCB 理论知识

一.PCB线宽单位换算：100mil = 2.54mm 。

二.在1盎司的铜厚上过1A电流需要，1mm（40mil）的线宽。

三：不要并排打孔，需要错位打孔：防止回流平面被割裂，绕线辐射。且增加走线空间。

四.

1:mark点的放置：可放置在板子或者工艺边上。工艺边（3mm或者5mm）绘制：

距离板边5mm不能有器件：

四.2一般放置成L形状：注意对角一定不能关于中心对称。

五.怎么判断板子的层数：

1.板子的布局走线密度 a：寻找线最交叉集合的地方，看是否绕线能连接，不能绕就加层。

2.信号考虑：在信号层上下进行包地处理，减短回流路径，减小信号干扰。

3.top和bomtom 需要相邻屏蔽层（gnd或power）

4.两个信号层不能相邻避免串扰

5:内层至少需要一组power层相邻gnd层。

6:尽量层信号性质对称。

7:pcb内缩要求：

六.板框大小评估：降所有器件全部并排框一起，放置在平面上就用板框衡量尺寸。

七：PCB信号线宽根据板厂的网站工艺参数定

1:一般嘉立创推荐5-6mil，越细电阻越大，emc越小。比如有些串33欧姆和150欧姆也是这个道理。

八：

1:注意按载流能力规划过孔内外径，一般一张板子就两种孔就可以（所有如下1图，主流如下2图种）。不然板厂频发更换钻头影响时间。过孔和过孔间距要求大于20mil

2:线到焊盘距离

3:丝印字体大小

4：螺丝孔的绘制

九：走线角度从差到优秀

十：

1:导线间距大于3W

2:焊盘间距大于8mil

十一：最经在画一个LCd的接口

有3个8位的GRB信号，总共24根线，查数据得到信号的建立时间和保持时间都是8ns，最长的线和最短的线的信号传输差大于8ns才会影响信号，按照按照pcb上走线100mil延时18ps（6mil=1ps）计算，一个10inch的板子走线差就按10inch计算也才1.8ns，那么8ns的话是需要44*1000mil为 44000mil。所以不需要等长。

十二：

pcb板边打地孔

十三：pcb叠层

十四：阻抗计算的工具si9000最专业一般用嘉立创自带的阻抗计算神器。

十五：

1:如果要板厂做精确阻抗需要额外收200左右。

2:提供如下信息。

把要控制阻抗的线路高亮显示截图 并标注阻抗值+

十六：怎么看过孔的大小

然后Tools->Padstack->Modify Design Padstack

十七：接地

十七：高速信号的定义

十八：BGA扇出如下

十九：按规划哪些层会走特定阻抗的线填写下表点计算就会给出线宽和线距

二十：给板厂特定的阻抗说明文件后，他会反给你实际的阻抗。所以线宽和理论会有微小差异。

 二十一：DDR布局布线思路

1:把线分两组地址线和数据线

 2:数据线要求同组同层且等长小于20mil ，地址线等长要求小于50mil,不强求同组同层。

3:嘉立创计算阻抗的网址

4：铺铜

4.1：遇到这种铺铜需要打孔

4.2：不要并排打孔，不然会分割铜皮的，需要按如下图处理

4.3：尽量不要在铺满器件的表层整体铺铜：

顶层，底面铺了地，因为顶层，底层有很多元件，会产生很多只连一点的接地不良好的铜皮，这些也是孤岛，要手动割除，太多了割不过来，不如不铺。

二十二：高频高密板和普通板对比示例

A:

 B:

二十三：pcb一定不要长时间超过板材温度（投板时就选择了温度值）