xilinx原语_ibufds gte3-CSDN博客

本文详细介绍了Xilinx FPGA中时钟管理的关键技术，包括全局时钟与区域时钟的区别、各种时钟缓冲器的作用与配置方法，以及差分时钟的处理方式。通过具体的Verilog代码示例，展示了如何实现时钟信号的正确驱动。

1:diff_term表示pn端之间的100欧姆电阻。

2:差分时钟如果不是经rcc管脚进入的建议用IBUFGDS原语，如果是由rcc管脚进入的用IBUFDS也无所谓（实测9361）

3:经过IBUFDS或者IBUFGDS出来的时钟可以不用加BUFG，因为编译器会默认加上（实际通过sch观察的）。

//1
IBUFDS #(
   .DIFF_TERM           ("TRUE"),       // Differential Termination
   .IBUF_LOW_PWR        ("FALSE"),     // Low power="TRUE", Highest performance="FALSE" 
   //.IOSTANDARD          ("LVDS_25")     // Specify the input I/O standard
   .IOSTANDARD          ("LVDS")     // Specify the input I/O standard
) 
u_clkds
(
    .I                  (i_ad_clk_p),
    .IB                 (i_ad_clk_n),
    .O                  (adclk_int)
);

//2
BUFR
    #(.SIM_DEVICE("7SERIES"),
    .BUFR_DIVIDE("BYPASS"))
    clkout_buf_inst
    (   .O (adclk_bufg),
        .CE(),
        .CLR(),
        .I (adclk_int)
        //.I (adclk_dly)
    );
//3    
BUFG   u_clkbufg
(
    .I                  (adclk_bufg),
    .O                  (adclk_gclk)
);

相关知识点：

BUFR是区域时钟缓冲器，要进入区域时钟网络，必须例化BUFR

ibuf是输入缓冲器，用于将外部输入的时钟信号进行缓冲和放大；---一般通过pin进入后编译器会默认加上。

bufg是全局缓冲器，用于将经过ibuf缓冲的时钟信号进行进一步的放大和分配

4.实测——输入pcie硬核的差分时钟经过IBUFDS_GTE2,出来后不能直接驱动ila（布线报错），需经过bufg在给ila（才不会报错）——这一点存疑（因为在bd里面同样不经过bufg也没报错）——推断应该和布线资源的消耗有关系，如果报错了就按报错的推荐加bufg。

IBUFDS_GTE2原语————进入GT的两个差分时钟必须要使用该原语，才能给ip核使用。

IBUFDS_GTE2 #(
      .CLKCM_CFG("TRUE"),   // Refer to Transceiver User Guide
      .CLKRCV_TRST("TRUE"), // Refer to Transceiver User Guide
      .CLKSWING_CFG(2'b11)  // Refer to Transceiver User Guide
   )
   IBUFDS_GTE2_inst (
      .O(O),         // 1-bit output: Refer to Transceiver User Guide
      .ODIV2(ODIV2), // 1-bit output: Refer to Transceiver User Guide
      .CEB(CEB),     // 1-bit input: Refer to Transceiver User Guide
      .I(I),         // 1-bit input: Refer to Transceiver User Guide
      .IB(IB)        // 1-bit input: Refer to Transceiver User Guide
   );