Open-drain与Totem-pole（开漏与推挽电路）

开漏电路中的“漏”即是MOSFET的漏极，开漏电路即是指MOSFET的漏极为输出的电路。一般的用法是在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成，如图1所示： 图1 开漏电路有如下特点： 1、利用外部电路的驱动能力，减少IC内部驱动。当IC内部MOSFET导通时，驱动电流从外部VCC流经上拉电阻R pull-up，MOSFET到GND，IC内部只需要很小的栅极驱动电流。 2、可以将多个开漏输出...

推挽输出和开漏输出是单片机的两种基本状态，实际的性质有所区别，下面是个人的分析，若有不对之处敬请指正。 （1）推挽输出：有确定的输出状态（非0即1） （2）开漏输出（OD）：不附加上拉电阻时没有高电平输出能力，线与逻辑实现方案 当多个OD共享一个上拉电阻Rp时，只要有任意一个输出为0，其他所有的输出也都会被拉到地，因此假定逻辑输入为A、B，一般为了控制逻辑和实际输出的电平逻辑一致，会在控制端附加反相器，因此会出现图片里逻辑功能函数L = ~B · ~A的情况。 （3）踩到的坑 算是SPI的不规范用法吧，

Open drain 和 push-pull 是两种常见的输出驱动电路。它们在数字电子电路中用于控制信号的输出。

Open Drain vs Push pull是最常见的两种输出模式，下面介绍以下这两种输出模式。至于为什么想介绍这个，是因为电子交流群里说飞哥面试他的候选人时提了这个问题，但是候选人对这个不太清楚。又想起了大学刚入实验室时，实验室的王老师就给我们讲这个，就分享给大家学习一下。

https://blog.csdn.net/weixin_38345163/article/details/119489257

上拉电阻与下拉电阻 上拉（Pull Up ）或下拉（Pull Down）电阻（两者统称为“拉电阻”）最基本的作用是：将状态不确定的信号线通过一个电阻将其箝位至高电平（上拉）或低电平（下拉），无论它的具体用法如何，这个基本的作用都是相同的，只是在不同应用场合中会对电阻的阻值要求有所不同，从而也引出了诸多新的概念，本节我们就来小谈一下这些内容。 如果拉电阻用于输入信号引脚，通常的作用是将信号线强制箝位至某个电平，以防止信号线因悬空而出现不确定的状态，继而导致系统出现不期望的状态，如下图所示： 在实际应用中，1

最近在写GPIO的driver, 在配置GPIO管脚时，看见了感觉熟悉的两个名词：Open Drain and Push Pull。可是一时对它们的原理及区别有感觉很模糊，故上网收集了一些资料复习一下。 所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上...

在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOSFET的漏极为输出的电路。一般的用法是会在漏极外部的电路添加上拉电阻。完整的开漏电路应该由开漏器件和开漏上拉电阻组成。如图1所示：组成开漏形式的电路有以下几个特点：1.         利用外部电路的驱动能力，减少IC内部的驱动。当IC内部MOSFET导通时，驱动电流是从外部的VCC流经R

background：测试相关设备引脚输出，使用示波器时发现部分引脚需外接上拉电阻至高电平才能在示波器观察到高阻态，为了深究其中原理，查阅了相关资料，发现知乎中有一篇对这两种输出描述得清晰易懂的文章，此时才真正了解信号高阻态和高电平输出的区别。常说的与推挽输出相对的就是开漏输出，对于开漏输出和推挽输出的区别最普遍的说法就是开漏输出无法真正输出高电平，即高电平时没有驱动能力，需要借助外部上拉电阻完成对外驱动。下面就从内部结构和原理上说明为什么开漏输出输出高电平时没有驱动能力，以及进一步比较与推挽输出的区别。首

理解I2C总线 摘要 I2C是一种非常流行的2 wires总线，主要用在单个（或者多个）主机与单个或多个从机设备进行通信。其具体应用的框图如图1所示。 图1 I2C总线应用框图 本文主要的目的是帮助读者理解I2C总线工作的原理。 图1描述了一个I2C主机上连接多个从机设备的应用场景，在当今的嵌入式系统中较为常见。 1. 电气特性 I2C在电路设计中采用的是开漏/开集（ope...

在电路设计时我们常常遇到开漏（open drain）和开集（open collector）的概念。这两个概念到底是什么呢？下文给你带来详细介绍。   开漏（opendrain）介绍 开漏电路概念中提到的“漏”就是指MOSFET的漏极。同理，开集电路中的“集”就是指三极管的集电极。开漏电路就是指以MOSFET的漏极为输出的电路。   所谓开漏电路概念中提到的“漏”就是指MOSFET的漏极。...

对开漏输出，推挽输出通俗易懂的解释

GPIO常常可以设置为输出和输入；在配置GPIO管脚的时候，常会见到两种模式：开漏（open-drain，漏极开路）和推挽（push-pull）这里先熟悉下什么是mos管：MOS管，即绝缘性场效应管。MOS英文全称为Metal-Oxide-Semiconductor即金属-氧化物-半导体，常用做开关元件；

为什么必须要在OC门输出的IO口上加上拉电阻？    

开漏输出（Open-Drain Output）是一种数字电路输出模式，其特点在于输出引脚只能提供低电平输出或高阻态（即不连接任何电平），而无法直接提供高电平。这种输出模式通常需要通过外部电路（如上拉电阻）来实现高电平状态。

  现在有两个说法，一是说这两者是同一个东西，二是这两者很像，但有区别。我看了一些帖子和博客，谷歌搜索词条“push pull totem pole”，目前偏向于第一种说法，主要原因是Cadence的技术文章和TI的视频都将Push-Pull和Totem Pole放在一起叫做Push-Pull Totem Pole xxx。 参考链接 1.百度百科-推挽输出 2.图腾和推挽的区别 3.图腾柱驱动的作用与原理分析 4.Power Electronics - The Totem Pole Circuit and

原文地址：s://blog.csdn.net/techexchangeischeap/article/details/72569999GPIO输入输出各种模式（推挽、开漏、准双向端口）详解_techexchangeischeap的博客-CSDN博客_推挽输出 概述 能将处理器的GPIO（General Purpose Input and Output）内部结构和各种模式彻底弄清楚的人并不多，最近在百度上搜索了大量关于这部分的资料，对于其中很多问题的说法并不统一。本文尽可能的将IO涉及到的...

引脚仅仅通过MOS管接至Vdd,当输出寄存器值为1时，MOS管断开，引脚表现为高阻模式。输出寄存器值为0时，MOS管导通，引脚接至Vdd，此时表现为具有高驱动能力的低电平。引脚控制权交由片上外设控制，高电平接Vdd，低电平接Vss，高低电平均有驱动能力。引脚内部不连Vcc和Vdd，此时可读取引脚高低电平，若引脚外部悬空则电平不稳定。引脚内部通过一个电阻接到Vcc，此时可读取引脚高低电平，引脚悬空默认高电平。引脚内部通过一个电阻接到Vdd，此时可读取引脚电平，若引脚悬空默认低电平。

复用功能模式中，输出使能，输出速度可配置，可工作在开漏模式， 但是输出信号源于其它外设（来自I2C外设），输出数据寄存器 GPIOx_ODR 无效；当 I2C 设备空闲时会输出高阻态，而当所有设备都空闲，都输出高阻态时，由上拉电阻把总线拉成高电平。（1）当输出寄存器输出高电平，引脚输出高阻态相当于（开路），假设该引脚接到I2C的SDA总线上，则总线被默认拉成高电平。这里SMT32，I2C外设的两个引脚SDA,SCL就要配置成复用功能的开漏输出模式，输出信号源于I2C外设。4.为什么引脚要设置成开漏模式。