芯片 ↔ 芯片 互联带宽VS芯片 ↔ 自身 DRAM 带宽

目录

🔍 一、两种带宽的角色对比

🧩 二、多芯片场景下的典型通信模式

场景 1:数据并行(Data Parallelism)

场景 2:模型并行(Tensor/ Pipeline Parallelism)

场景 3:显存扩展(Memory Pooling / NVMe offload)

📊 三、量化对比:谁更可能成瓶颈?

✅ 四、如何判断你的系统瓶颈在哪?

1. 通信量 vs 计算量比高吗?

2. 互联带宽是否接近或小于 DRAM 带宽?

🎯 终极结论


多芯片协同场景(如大模型训练、分布式推理)下,瓶颈通常从“芯片访问自身 DRAM 的带宽”转移到“芯片间互联带宽”,但两者都可能成为瓶颈,具体取决于系统架构和工作负载。

下面我们深入分析:


🔍 一、两种带宽的角色对比

带宽类型 作用 典型值(2024–2025)
1. 芯片 ↔ 自身 DRAM 带宽
(Off-Chip Memory Bandwidth)
加载模型权重、激活值、KV Cache 等 - HBM3e: 1.2–1.8 TB/s per chip
-
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小蘑菇二号

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付:¥1
获取中
扫码支付

您的余额不足,请更换扫码支付或充值

打赏作者

实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值