新思科技Synopsys的pcie 模块化IP概述

最新推荐文章于 2026-03-17 01:38:37 发布
原创 最新推荐文章于 2026-03-17 01:38:37 发布 · 420 阅读 · 1 GEO检测

目录

1. 什么是“完整的PCIe功能”？

2. 为什么新思科技不提供一个“单一的、不可分割的”IP？

3. 结论

新思科技（Synopsys）通过提供经过预验证、可无缝集成的“控制器IP (Controller IP)” 和 “物理层IP (PHY IP)” 的组合，来构成一个“完整的PCIe解决方案”。从功能上讲，将这两者集成到一个芯片（SoC）中，就实现了完整的PCIe功能。

让我们详细解释一下：

1. 什么是“完整的PCIe功能”？

一个完整的PCIe接口需要实现PCIe协议栈的所有层级：

  • 事务层 (Transaction Layer)：生成和处理数据包（TLPs），管理流控等。—— 由控制器IP实现。
  • 数据链路层 (Data Link Layer)：确保数据包的可靠传输，包含序列号、ACK/NAK机制、错误重传等。—— 由控制器IP实现。
  • 物理层 (Physical Layer)
标签
#网络 #pcie
了解本专栏 订阅专栏 解锁全文 超级会员免费看
PCIE协议解析 synopsys IP DBI and LBC 读书笔记（5）
yijingjijng的博客
08-27 1万+
5.1   Local Bus Controller (LBC) and Data Bus Interface (DBI)（重要） 5.1.1    Overview LBC module DBI接口可以对其进行访问，没有任何限制，需要注意的是： Ø  在RC模式下，LBC只能通过DBI接口访问 Ø  而在EP 模式下，远程设备也可以访问。 LBC可以访问的区域有2个部分： Ø  内部
手把手教你学pcie--新思科技（Synopsys）公司及其PCIE IP的详细介绍
MHD0815的博客
08-29 1276
新思科技（Synopsys）是全球领先的EDA和半导体IP供应商，核心业务涵盖芯片设计工具、半导体IP及软件安全解决方案。在PCIe技术领域，新思科技保持行业领先地位，其产品线覆盖PCIe 4.0至7.0全系列标准。最新发布的PCIe 7.0 IP解决方案提供512GB/s双向带宽，专为AI/HPC设计。其产品集成IDE安全模块，支持汽车级功能安全认证（ISO 26262 ASIL B），并提供完整的交钥匙方案。新思科技的PCIe IP已被英特尔等多家行业巨头采用，通过全面的技术支持和安全文档，助力客户加速
pg194-axi-bridge-pcie-gen3.pdf
01-14
axi-bridge-pcie-gen3
泰克科技 | PCIe 6.0 互操作性PHY验证测试方案
2401_87350631的博客
01-02 1016
电气子模块的验证是 PHY 层全面验证的前提条件，这也是本文的重点。互操作性仍然是PCIe技术成功的支柱，推动了新兴技术（如 CXL）的广泛普及和采用，并被纳入未来的Chiplet（die-to-die）设计中，例如 UCIe。还必须考虑可制造性产品的可实现良率。例如，为了验证Synopsys的PCI Express 6.0 IP，本文所述的测试设置包括Tektronix的DPS77004SX示波器、Tektronix 的测试自动化软件以及Anritsu MP1900A BERT（如图5所示）。
手把手教你学PCIE（2.1.34）--synopsys pcie相关寄存器解释：GEN4_LANE_MARGINING_1_OFF
MHD0815的博客
11-14 741
PCIe控制器（Controller）也可以作为一个独立的IP核来购买和使用。控制器负责处理PCI Express协议的逻辑层功能，包括事务处理、配置管理、错误处理等。通过购买独立的PCIe控制器IP，设计团队可以更容易地集成PCIe功能，而无需从头开始开发复杂的逻辑层。
synopsys PCIE IP协议解析
吴建明wujianming_110117
11-04 4578
synopsys PCIE IP协议解析 1．Overview Core支持单个Pcie内核的Loopback功能，该功能主要为了做芯片验证，以及在没有远程接收器件的情况下完成自己的回环。同时，Core也支持有远程接收器件的loopback，在该中情况下，远程接收器件称为loopback slave。该种模式可以用来完成板级的debug，BER测试，系统调试。 在做Loopback的时候需要注意将“Link up”强制写成1（根据specification该位应该是0），造成系统处于L0状态的假象，以便系统
Synopsys PCIe学习篇---AXI Bridge and DMA Ordering
weixin_48180416的博客
04-17 6594
PCIe AMBA中的Ordering Rule是否PCIe Ordering Rule? Master Channel Slave Channel 在Inbound方向P，NP，CPL通路是独立的。“must be allowedto pass” "optinally Pass"都是可以满足的 强制规则只有2,5,9. 5. 如果CPL为bypass时违反了PCIe Ordering Rule,但是由于系统不是Producer/Consumer模型，是可以的。 2,9AMBA Br..
手把手教你学pcie-​​​​新思科技（Synopsys, Inc.）的PCEI ip简介
MHD0815的博客
08-29 646
新思科技是全球领先的半导体IP和EDA工具供应商，提供完整的PCIe解决方案。其PCIe产品包括控制器IP（支持PCIe 3.0-6.0）、物理层IP（适配7nm/5nm/3nm工艺）以及验证调试工具（协议检查器、事务发生器等）。这些产品具有多版本兼容、高性能低功耗特性，可应用于AI加速卡、数据中心服务器和汽车电子等领域。通过与其他IP核和生态伙伴的协同，新思科技为芯片设计厂商提供完整的系统级解决方案，帮助客户快速集成PCIe接口并降低开发风险。
新思科技招聘 | 一月热招职位（内推哦）
shevary的专栏
01-11 711
近几年IC行业的待遇很nice，外企福利自不必说，超长年假（18天起）+ 人性化管理（弹性上班时间、支持在家办公等）+ 下午茶等等等。还有超nice的同事哦，快砸简历吧。
PCIe 6.0生态业内进展分析总结
存储随笔
01-05 3843
PCIe 6.0控制器IP：这是实现PCIe 6.0功能的核心部分，负责处理数据包的发送和接收，管理事务层和数据链路层的功能，并确保与PCIe规范兼容的数据传输。PHY物理层IP：作为连接控制器和其他系统组件的关键硬件模块，PHY物理层IP采用了先进的信号处理技术来实现高效的数据传输，同时通过PAM4调制方式应对高频率下的信号衰减问题，从而实现在更高速率下保持信号质量和稳定性。性能方面，该控制器IP在基准测试中达到了理论性能的95%，采用了超标量设计，确保在所有数据速率下都能实现高吞吐量和低延迟。
携手Synopsys与Keysight C位出道 | Samtec PCIe 6.0 Demo
SamtecChina2023的博客
11-04 993
Synopsys、Keysight、Samtec 一直在投入资源进行高速率技术的研究和实践，以满足当前迭代趋势对硬件互联的高要求，上文提到的 224G，包括接下来的PCIe 7.0，可能只是半程的终点，在演示中，Samtec AcceleRate® HP Flyover 的 SI 评估套件呈现了非常优异的性能，组件中的 AcceleRate® HP 线缆采用。上，传输通过60 公分长的Twinax电缆，最后再次经过1.85mm射频连接器、6英寸长的同轴电缆和测试点，测试系统组件信号返回到。
国内能自研成功PCIE controller吗？
phmatthaus的专栏
01-25 864
本文是针对于问题：国内能自研成功PCIE controller吗？ 的几个回答。在其中包含了许多PCIe的底层知识。
PCIe信号完整性实战：如何用Loopback测试快速定位PHY层问题（附新思科技案例）
最新发布
weixin_29239661的博客
03-17 149
本文深入探讨了PCIe信号完整性中Loopback测试在PHY层问题定位的高效应用。通过新思科技案例，详细解析了近端环回(NE LB)和远端模拟环回(FE LB)的实施框架与工程化步骤，帮助硬件团队快速定位芯片设计缺陷，显著缩短调试周期。文章还提供了产线测试的自动化实现方案和高级调试技巧，适用于高速串行接口设计验证。
新思科技28纳米DesignWareIP
yazhouren的专栏
09-24 3717
原文地址：http://www.ed-china.com/ART_8800048238_400012_500016_HP_e14bcc3a.HTM 新思科技（Synopsys）日前宣布： 该公司针对多家领先的晶圆代工厂优化的28纳米工艺DesignWare IP已赢得第100项设计。其经过芯片生产验证的28纳米产品组合由多种广泛使用的IP组成，包括用于USB、PCI Express、SA
synopsys PCIE VIP + xilinx PCIE ip 验证
m0_66382319的博客
12-08 2982
这几天尝试用s家的VIP和xilinx pcie搭建验证环境，之前以为两者没法连在一起，差点放弃了，不过最后还是顺利调试通过。1，编译问题，xilinx ip需要三步编译，需要调用synopsys_sim.setup库文件；uvm_dpi.cc需要在elab过程编译。2,VIP使用问题，之前疏忽vip复位，导致xilinx ip 这边rx一直是z态，反而tx有数据，一度以为是信号接错了。3，其他主要是时钟和复位的问题，axi master和slave之间时钟不一致导致数据传输出错。
1.3 PCIe——硬件实现架构
知识，既贵，又便宜。
01-18 1万+
PCIe的设计可以分为controller和PHY，整体设计较为复杂，一般可向IP厂商定制设计，controller和PHY模块的接口是PIPE接口
PCIE协议解析 synopsys IP Core 读书笔记（2）
热门推荐
yijingjijng的博客
08-27 1万+
1      Overview 图1 如上图为整个PCIE的框架，在C1中PIPE-CompliantPHY部分华大的SERDES模块，PHYinterface由林森完成，DWC PCIe Core为synopsys提供的IP，而黄色部分为用户需要完成的部分，主要包括参数的配置和数据的发送和接收。 2      Architecture 图2 该IP包含4个重要的
PCIE协议解析 synopsys IP loopback 读书笔记（1）
yijingjijng的博客
08-27 1万+
1      Overview Core支持单个Pcie内核的Loopback功能，该功能主要为了做芯片验证，以及在没有远程接收器件的情况下完成自己的回环。同时，Core也支持有远程接收器件的loopback，在该中情况下，远程接收器件称为loopback slave。该种模式可以用来完成板级的debug，BER 测试，系统调试。    在做Loopback的时候需要注意将“Link up”
PCIE协议解析 synopsys IP Core operation 读书笔记（3）
yijingjijng的博客
08-27 8569
1      Core operation 1.1   Initialization 1、  先disable link training 2、  通过DBI（data bus interface）配置core的stickyregisters，需要配置什么目前不知道？？？？？？ 3、  Enable link training 4、  等待link完成。 5、  root Comple
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小蘑菇二号

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值